KR100536491B1 - 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법 - Google Patents

불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법 Download PDF

Info

Publication number
KR100536491B1
KR100536491B1 KR1020040049114A KR20040049114A KR100536491B1 KR 100536491 B1 KR100536491 B1 KR 100536491B1 KR 1020040049114 A KR1020040049114 A KR 1020040049114A KR 20040049114 A KR20040049114 A KR 20040049114A KR 100536491 B1 KR100536491 B1 KR 100536491B1
Authority
KR
South Korea
Prior art keywords
block
address
buffer
address signal
latch
Prior art date
Application number
KR1020040049114A
Other languages
English (en)
Inventor
이종오
유성진
황태선
Original Assignee
주식회사 테라반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테라반도체 filed Critical 주식회사 테라반도체
Priority to KR1020040049114A priority Critical patent/KR100536491B1/ko
Application granted granted Critical
Publication of KR100536491B1 publication Critical patent/KR100536491B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • Read Only Memory (AREA)

Abstract

불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를 위한 어드레스 쉬프팅 방법이 개시된다. 상기 플래쉬 메모리는 메모리의 동작을 제어하기 위한 콘트롤러; 상기 콘트롤러의 제어에 따라 어드레스 신호를 래치 및 디코딩하여, 메모리 셀 어레이의 비트라인을 제어하는 Y-버퍼 래치 및 디코더; 상기 콘트롤러의 제어에 따라, 상기 메모리 셀 어레이의 워드라인을 제어하기 위한 어드레스 신호를 래치하는 X-버퍼 래치; 상기 메모리 셀 어레이의 불량 블록 정보를 저장하고 있으며, 상기 X-버퍼 래치로부터 블록 어드레스 정보를 입력받아, 불량 블록 정보와 결합하여, 블록 어드레스를 쉬프트시키는 블록 리던던시용 퓨즈부; 및 상기 콘트롤러의 출력신호에 따라, 상기 Y-버퍼 래치 및 디코더와 상기 블록 리던던시용 퓨즈부에 의하여 선택된 메모리 셀에 데이터를 기록하기 위하여, I/O 버퍼 및 래치로부터 데이터를 입력받아 페이지-버퍼에 전달하거나, 선택된 메모리 셀로부터 감지된 페이지-버퍼의 데이터를 I/O 버퍼 및 래치로 출력하는Y-게이팅 회로를 포함한다.

Description

불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를 위한 어드레스 쉬프팅 방법 {Flash memory having circuit for avoiding bad block and method of address-shifting therefor}
본 발명은 비휘발성 메모리(nonvolatile memory)에 관한 것으로서, 더욱 상세하게는 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를 위한 어드레스 쉬프팅 방법에 관한 것이다.
터널링 현상을 이용하여 데이터를 기록하고 소거하는 플래쉬 메모리는 데이터의 보존성이 우수한 비휘발성 메모리라는 점 외에도, 하드디스크 등에 비해 소비전력이 낮고 외부충격에 강한 장점을 가지고 있다. 플래쉬 메모리의 경우, 통상 약 2% 이하의 불량 블록(bad block)을 포함하는 것이 허용된다. 따라서, 데이터를 저장하기 위한 플래쉬 메모리의 경우 약 2% 이하의 불량 블록이 포함된 상태에서 출시되며, 각각의 블록이 정상인지 불량인지에 대한 정보는 데이터 플래쉬 메모리에 기록되어 있다. 이와 같은 플래쉬 메모리를 사용하기 위해서는, 먼저 메모리의 각 블록에 대한 상태 정보를 얻는 과정(algorithm)이 수행되어야 하며, 이 과정은 많은 시간을 필요로 하므로, 플래쉬 메모리의 효율을 저하시킨다. 또한, 메모리의 생산 과정에서 소정 기준치, 약 2% 이상의 불량 블록을 포함한 메모리는 모두 폐기되고 있다.
본 발명의 목적은 메모리의 각 블록에 대한 상태 정보를 얻는 과정의 소요시간을 감소시킬 수 있는 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를 위한 어드레스 쉬프팅 방법을 제공하는 것이다.
본 발명의 다른 목적은 메모리의 마지막 블록을 검사하여 불량 블록이 소정의 허용 기준치(약 2%)를 넘는지만 확인한 후 메모리를 사용할 수 있는, 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를 위한 어드레스 쉬프팅 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 불량 블록의 비율이 높은 메모리를 재활용할 수 있는 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를 위한 어드레스 쉬프팅 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 플래쉬 메모리의 동작을 제어하기 위한 콘트롤러; 상기 콘트롤러의 제어에 따라 어드레스 신호를 래치 및 디코딩하여, 메모리 셀 어레이의 비트라인을 제어하는 Y-버퍼 래치 및 디코더; 상기 콘트롤러의 제어에 따라, 상기 메모리 셀 어레이의 워드라인을 제어하기 위한 어드레스 신호를 래치하는 X-버퍼 래치; 상기 메모리 셀 어레이의 불량 블록 정보를 저장하고 있으며, 상기 X-버퍼 래치로부터 블록 어드레스 정보를 입력받아, 불량 블록 정보와 결합하여, 블록 어드레스를 쉬프트시키는 블록 리던던시용 퓨즈부; 및 상기 콘트롤러의 출력신호에 따라, 상기 Y-버퍼 래치 및 디코더와 상기 블록 리던던시용 퓨즈부에 의하여 선택된 메모리 셀에 데이터를 기록하기 위하여, I/O 버퍼 및 래치로부터 데이터를 입력받아 페이지-버퍼에 전달하거나, 선택된 메모리 셀로부터 감지된 페이지-버퍼의 데이터를 I/O 버퍼 및 래치로 출력하는Y-게이팅 회로를 포함하는 플래쉬 메모리를 제공한다.
본 발명은 또한 플래쉬 메모리의 메모리 블록을 선택하기 위한 외부 어드레스 신호를 입력받아 디코딩하는 단계; 상기 디코딩된 어드레스 신호를 입력받고, 상기 플래쉬 메모리의 첫 번째 블록으로부터 상기 외부 어드레스에 의하여 선택되는 블록 이후의 양호한 블록사이에 존재하는 불량 블록의 수에 대한 정보를 생성하는 단계; 상기 디코딩된 어드레스 신호와 상기 불량 블록의 수에 대한 정보를 합산하여 쉬프트된 어드레스 신호를 산출하는 단계; 및 상기 쉬프트된 어드레스 신호를 디코딩하는 단계를 포함하는 불량 블록 회피를 위한 어드레스 쉬프팅 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명에 따른 플래쉬 메모리는 메모리를 읽기(read)/쓰기(program)/ 소거(erase) 하기 위한 어드레스를 입력받은 다음, 상기 어드레스에 의해 선택되어지는 블록 이전에 몇 개의 불량 블록이 있는지를 내부의 불량 블록 정보를 이용하여 확인한 후, 불량 블록의 수 만큼 내부적으로 어드레스를 쉬프트(shift)하여 블록을 선택한다. 도 1은 본 발명의 일 실시예에 따른 NAND형 플래쉬 메모리의 전체 구성을 도시한 블록 다이아그램으로서, 도 1에서는 메모리 셀의 수가 214개(A9~A24)이고, 메모리 블록의 수가 27(A0~A8)개인 플래쉬 메모리의 경우를 나타내었다. 도 1에 도시된 바와 같이, 본 발명에 따른 플래쉬 메모리는 콘트롤러(140), Y-버퍼 래치 및 디코더(130, latches & decoder), X-버퍼 래치(110), 블록 리던던시용 퓨즈부(120), Y-게이팅 회로(170, gating circuit), 페이지-버퍼(160), 메모리 셀 어레이(150), 및 I/O 버퍼 및 래치(180, Buffer & Latches)를 포함하며, 필요에 따라 글로벌 버퍼(190, global buffers)를 더욱 포함할 수 있다.
상기 콘트롤러(140)는 읽기(read)/쓰기(write)/소거(erase) 명령 등에 따라 플래쉬 메모리의 다른 구성요소들의 동작을 제어하기 위한 것으로서, 플래쉬 메모리 제어 명령을 저장하는 코맨드 레지스터(command register), 플래쉬 메모리의 읽기(read)/쓰기(write)/소거(erase) 등을 수행하기 위하여 필요한 고전압을 생성하는 고전압 제네레이터(high voltage generator), 상기 고전압 제네레이터에서 생성된 고전압을 상기 코맨드 레지스터에서 지시하는 플래쉬 메모리 위치에 인가하기 위하여, 전원을 제어하는 전원스위치 상태제어기(power switch state machine: PSSM) 등을 포함할 수 있다. 상기 Y-버퍼 래치 및 디코더(130)는 상기 콘트롤러(140)의 제어에 따라 어드레스 신호(A0~A8)를 래치 및 디코딩하여, 데이터를 읽고/쓰기 위하여 메모리 셀 어레이(150)의 비트라인을 제어하는 기능을 한다. 상기 X-버퍼 래치(110)는 상기 콘트롤러(140)의 제어에 따라, 상기 메모리 셀 어레이(150)의 워드 라인을 제어하기 위한 어드레스 신호(A9~A24)를 래치하는 기능을 하고, 상기 블록 리던던시용 퓨즈부(120)는 메모리의 불량 블록 정보를 저장하고 있으며, 상기 X-버퍼 래치(110)로부터 블록 어드레스 정보(LA9~LA24)를 입력받아, 불량 블록 정보와 결합하여 블록 어드레스를 쉬프트(shift)시키는 기능을 한다.
상기 Y-게이팅 회로(170)는 콘트롤러(140)의 출력신호에 따라, 상기 Y-버퍼 래치 및 디코더(130)와 상기 블록 리던던시용 퓨즈부(120)에 의하여 선택된 메모리 셀에 데이터를 기록하기 위하여, I/O 버퍼 및 래치(180)로부터 데이터를 입력받아 페이지-버퍼(160)에 전달하거나, 선택된 메모리 셀로부터 감지(sensing)된 페이지-버퍼(160)의 데이터를 I/O 버퍼 및 래치(180)로 출력하는 먹스-회로(mux-circuit)의 기능을 한다. 상기 페이지-버퍼(160)는 상기 메모리 셀 어레이(150)의/에 데이터를 읽기/쓰기 위한 것으로서, Y-게이팅 회로(170)에 연결되어 있다. 또한 상기 I/O 버퍼 및 래치(180)는 상기 데이터를 입출력하기 위한 것으로서, 글로벌 버퍼(190)와 Y-게이팅 회로(170)의 데이터를 상호 연결하는 기능을 한다. 상기 글로벌 버퍼(190)는 데이터 입출력, 어드레스 신호(A0~A8, A9~A24) 및 각종 명령(command)을 총괄하여 입출력하기 위한 것으로서, 필요에 따라 사용될 수 있다.
도 1에 도시된 본 발명의 일 실시예에 따른 플래쉬 메모리는 블록을 선택하는 블록 리던던시용 퓨즈부(120)를 포함하는 것을 제외하고는 종래의 플래쉬 메모리와 동일하다. 통상적인 플래쉬 메모리의 경우, 블록을 선택하기 위한 어드레스 (A9~A24)가 외부로부터 입력되면, X-버퍼 래치(110)에서 어드레스(A9~A24)를 저장 및 디코딩하여 메모리 셀 어레이(150)의 블록을 선택한다. 그러나, 본 발명에 따른 플래쉬 메모리에 있어서는, 블록을 선택하기 위한 어드레스(A9~A24)가 외부로부터 입력되면, X-버퍼 래치(110)에서 어드레스(A9~A24)를 저장하고, 블록 리던던시용 퓨즈부(120)에서, 첫 번째 블록부터 현재 입력된 어드레스에 의하여 선택되는 블록 이후의 양호한 블록 사이에 존재하는 불량 블록의 수에 대한 정보를 블록 리던던시용 퓨즈부(120) 내부에 포함된 퓨즈군(fuse group)으로부터 얻어, 이 정보와 현재 입력된 어드레스를 합하고, 이를 디코딩하여 메모리 셀 어레이(150)의 블록을 선택한다.
도 2a는 상기 블록 리던던시용 퓨즈부(120)의 내부 구성을 보여주는 블록 다이아그램이고, 도 2b는 상기 블록 리던던시용 퓨즈부(120)의 어드레스 쉬프팅 과정을 보여주는 흐름도이다. 도 2a 및 2b에 도시된 바와 같이, 블록 리던던시용 퓨즈부(120)는 X-버퍼 래치(110)로부터 외부 어드레스 신호를 입력받으며(S10), 어드레스 신호를 선택하는(S12) 기능을 하는 먹스(306, Mux), 상기 먹스(306)에서 출력되는 어드레스 신호를 디코딩하는(S14) 제1 디코더(305), 상기 디코딩된 어드레스 신호를 입력받고, 첫 번째 블록과 상기 외부 어드레스에 의하여 선택되는 블록 이후의 양호한 블록 사이에 존재하는 불량 블록의 수에 대한 정보를 생성하는 퓨즈군(304, fuse-group), 상기 불량 블록의 수에 대한 정보를 받아, 상기 불량 블록의 개수를 산출하는(S16) 카운터(303, counter), 및 상기 X-버퍼 래치(110)로부터 어드레스 신호를 입력받고, 상기 카운터(303)로부터 불량 블록의 개수를 입력받아, 이를 합산하여 제1 어드레스 신호를 산출하는(S18) 전수-누산기(302, full-adder)를 포함한다. 여기서, 상기 제1 어드레스 신호는 상기 전수-누산기(302)로부터 상기 먹스(306)로 전달되며, 상기 먹스(306)는 입력되는 어드레스 신호 중 큰 값을 가지는 어드레스 신호를 출력하도록 되어 있으므로, 제1 어드레스 신호는 다시 제1 디코더(305), 퓨즈군(304) 및 카운터(303)를 거치면서, 상기 제1 어드레스 신호에 해당하는 블록 이전에 존재하는 불량 블록의 개수를 생성한다(S16). 이때 현재 생성된 불량 블록의 개수와 이전에 입력된 불량 블록의 개수가 동일한 경우에는, 상기 전수-누산기(302)는 상기 X-버퍼 래치(110)로부터 입력된 외부 어드레스 신호와 불량 블록의 개수를 합산하여 제2 어드레스 신호를 생성하고(S20), 이를 제2 디코더(307)로 보내며, 상기 제2 디코더(307)는 상기 제2 어드레스 신호를 디코딩하여(S22), 메모리 셀 어레이(150)로 전송한다(S24). 반대로, 현재 생성된 불량 블록의 개수가 이전에 입력된 불량 블록의 개수 보다 큰 경우에는, 외부 어드레스 신호에 해당하는 블록과 상기 제1 어드레스 신호에 해당하는 블록의 사이에 불량 블록이 존재한다는 의미이므로, 상기 X-버퍼 래치(110)로부터 입력된 외부 어드레스 신호와 현재 생성된 불량 블록의 개수를 합산하여, 다시 제1 어드레스 신호를 생성하여(S18), 상기 먹스(306)로 전송한다.
또한 본 발명에 사용되는 블록 리던던시용 퓨즈부(120)는 상기 카운터(303)에서 생성된 불량 블록의 개수 또는 상기 전수-누산기(302)에서 생성된 제1 또는 제2 어드레스 신호가 소정치 이상인 경우, 즉, 불량 블록의 총수가 소정치, 예를 들면, 전체 블록수의 약 2% 이상인 경우에는 상기 메모리 셀 어레이(150)를 작은 용량(density)의 메모리 셀로 인식시키기 위한 "용량 신호"(DENSITY)를 출력하는 인식기(301, discernment)를 더욱 포함할 수 있다.
도 3은 상기 퓨즈군(304)의 내부 구성을 보여주는 블록 다이아그램이고, 도 4는 상기 퓨즈군(304)을 구성하는 퓨즈-유닛(401)의 구성 블록도이다. 도 4에 도시된 바와 같이, 상기 퓨즈군(304)은 메모리 셀 어레이(150)의 블록 개수와 동일한 개수의 퓨즈-유닛(401)으로 구성되어 있으며, 각각의 퓨즈-유닛(401)은 디코딩된 어드레스 신호에 대하여 병렬로 연결되어 있다. 또한, 도 4에 도시된 바와 같이, 상기 퓨즈-유닛(401)은 각각의 퓨즈-유닛(401)에 해당하는 블록이 불량 블록인지에 대한 정보를 저장하는 퓨즈(503), 상기 퓨즈(503) 상태를 검출하여 출력하는 상태 검출부(502), 및 상기 퓨즈(503)와 상기 상태 검출부(502)로 전류를 공급하는 전류 공급부(501)를 포함한다. 또한, 상기 퓨즈(503)와 상기 전류 공급부(501) 사이에는 (i) 상기 디코딩된 외부 어드레스 신호에 대응하여 온(on)/오프(off) 되는 검출스위치(506), (ii) 첫 번째 블록에 해당하는 퓨즈-유닛(401)부터 상기 외부 어드레스 신호에 대응하는 블록의 바로 전 블록에 해당하는 퓨즈-유닛(401)을 동작시키기 위한 퓨즈 동작부(505), 및 (iii) 이전 퓨즈-유닛(401)이 불량일 경우 온(on) 되는 퓨즈-유닛 연결 스위치(504)가 병렬로 연결되어 있다. 이와 같은 퓨즈군(304) 및 퓨즈-유닛(401)의 동작을 설명하면, 블록 <m>에 해당하는 어드레스 신호가 입력되면, 상기 블록 <m>에 해당하는 퓨즈-유닛 <m>의 검출스위치(506)가 온(on)되고, 퓨즈-유닛 <m>의 퓨즈(503)의 상태가 상태 검출부(502)를 통하여 출력된다. 이때, 상기 퓨즈-유닛 <m>의 퓨즈(503) 상태가 불량일 경우, 상태 검출부(502)를 통하여 출력된 신호는 다음 퓨즈-유닛 <m+1>의 퓨즈-유닛 연결 스위치(504)를 온(on)시켜, 퓨즈-유닛 <m+1>의 퓨즈(503)의 상태를 확인하고, 다음 퓨즈-유닛 <m+1>의 퓨즈(503)도 불량일 경우에는 그 다음 퓨즈-유닛 <m+2>의 퓨즈(503) 상태를 확인하여, 양호한 퓨즈-유닛(401)이 검출될 때까지 퓨즈-유닛(401)을 순차적으로 체크한다. 또한 상기 입력된 어드레스 신호는 첫 번째 블록 <1>로부터 블록 <m-1>에 해당하는 각각의 퓨즈-유닛 <1> ~ <m-1>의 퓨즈 동작부(505)를 모두 온(on)시켜, 각각의 퓨즈-유닛 <1> ~ <m-1>의 퓨즈(503)에 대한 상태 정보를 출력시킨다. 따라서, 블록 <m>에 해당하는 어드레스 신호가 입력되면, 첫 번째 블록 <1>로부터 현재 입력된 어드레스에 의하여 선택되는 블록 <m> 이후에 위치하는 첫 번째 양호한 블록사이에 존재하는 불량 블록의 수에 대한 정보를 얻을 수 있다.
도 5는 본 발명에 따른 플래쉬 메모리에 있어서, 블록 리던던시용 퓨즈부(120)에서 수행되는 블록 쉬프트(shift) 과정을 설명하기 위한 블록 쉬프트 다이아그램이다. 도 5에 도시된 바와 같이, X-버퍼 래치(110)로부터 블록 m을 선택하는 어드레스가 입력되고, 블록 1부터 블록 m 사이에 불량 블록(블록 3)이 하나 존재한다고 가정하면, 퓨즈군(304)에 저장된 불량 블록 정보에 의하여, 선택 블록이 블록 <m>에서 블록 <m+1>로 바뀐다. 만일, 상기 블록 <m+1> 및 블록 <m+2>도 불량 블록인 경우에는 상기 퓨즈군(304)에 저장된 불량 블록 정보에 의하여, 블록 <m+3>이 선택된다. 즉, 블록 리던던시용 퓨즈부(120)는 첫 번째 블록(블록 <1>)으로부터 현재 외부에서 주어진 어드레스에 의하여 선택된 블록(블록 <m>) 사이에 불량 블록이 몇 개 존재하는지에 대한 정보를 퓨즈군(304)으로부터 얻어, 메모리 셀 어레이(150)에서 선택할 블록의 어드레스를 결정한다. 그리고, 이와 같이 선택된 블록이 정상 블록인지 불량 블록인지를 확인하여, 만일 불량 블록이면, 그 블록으로부터 연속적으로 이어진 불량 블록의 정보를 퓨즈군(304)으로부터 얻어, 최종적으로 메모리 셀 어레이(150)에서 선택할 블록의 어드레스를 결정한다.
이상 상술한 바와 같이, 본 발명에 따른 플래쉬 메모리는 불량 블록의 수 만큼 내부적으로 어드레스를 쉬프트(shift)하여 블록을 선택하므로, CPU 등 데이터 기록 장치는 플래쉬 메모리의 중간 중간에 불량 블록이 위치하는 것을 인식하지 못하고, 불량 블록이 메모리의 끝 부분에 있는 것처럼 인식한다. 따라서 플래시 메모리를 사용하기 전에, 메모리의 마지막 블록을 검사하여 불량 블록이 소정의 허용 기준치(약 2%)를 넘는지만 확인한 후, 나머지 메모리 블록(약 98%)에 대하여는 메모리 상태 확인 과정을 생략함으로서, 쉽고 빠르게 불량 블록에 대한 정보를 얻을 수 있다. 또한 본 발명에 따른 플래쉬 메모리는 생산 과정에서 소정 기준치, 약 2% 이상의 불량 블록을 포함하는 메모리를 용량(density)이 적은 메모리로 인식시킬 수 있으므로, 소정 기준치 이상의 불량 블록 발생으로 인한 메모리의 폐기율을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 플래쉬 메모리의 전체 구성을 도시한 블록 다이아그램.
도 2a는 본 발명의 일 실시예에 따른 플래쉬 메모리에 사용되는 블록 리던던시용 퓨즈부의 내부 구성을 보여주는 블록 다이아그램.
도 2b는 도 2a에 도시된 블록 리던던시용 퓨즈부의 어드레스 쉬프팅 과정을 보여주는 흐름도.
도 3은 본 발명의 일 실시예에 따른 플래쉬 메모리에 사용되는 퓨즈군의 내부 구성을 보여주는 블록 다이아그램.
도 4는 도 3에 도시된 퓨즈군을 구성하는 퓨즈-유닛의 구성 블록도.
도 5는 본 발명에 따른 플래쉬 메모리에 있어서, 블록 리던던시용 퓨즈부에서 수행되는 블록 쉬프트 과정을 설명하기 위한 블록 쉬프트 다이아그램.

Claims (5)

  1. 플래쉬 메모리의 동작을 제어하기 위한 콘트롤러;
    상기 콘트롤러의 제어에 따라 어드레스 신호를 래치 및 디코딩하여, 메모리 셀 어레이의 비트라인을 제어하는 Y-버퍼 래치 및 디코더;
    상기 콘트롤러의 제어에 따라, 상기 메모리 셀 어레이의 워드라인을 제어하기 위한 어드레스 신호를 래치하는 X-버퍼 래치
    상기 메모리 셀 어레이의 불량 블록 정보를 저장하고 있으며, 상기 X-버퍼 래치로부터 블록 어드레스 정보를 입력받아, 불량 블록 정보와 결합하여, 블록 어드레스를 쉬프트시키는 블록 리던던시용 퓨즈부; 및
    상기 콘트롤러의 출력신호에 따라, 상기 Y-버퍼 래치 및 디코더와 상기 블록 리던던시용 퓨즈부에 의하여 선택된 메모리 셀에 데이터를 기록하기 위하여, I/O 버퍼 및 래치로부터 데이터를 입력받아 페이지-버퍼에 전달하거나, 선택된 메모리 셀로부터 감지된 페이지-버퍼의 데이터를 I/O 버퍼 및 래치로 출력하는Y-게이팅 회로를 포함하는 플래쉬 메모리.
  2. 제1항에 있어서, 상기 블록 리던던시용 퓨즈부는 입력된 블록 어드레스 정보와 첫 번째 블록부터 현재 입력된 어드레스에 의하여 선택되는 블록 이후의 양호한 블록 사이에 존재하는 불량 블록의 수에 대한 정보를 합하여, 메모리 셀 어레이의 블록을 선택하기 위한 어드레스를 쉬프트시키는 것인 플래쉬 메모리.
  3. 제1항에 있어서, 상기 블록 리던던시용 퓨즈부는 상기 X-버퍼 래치로부터 어드레스 신호를 입력받으며, 어드레스 신호를 선택하는 기능을 하는 먹스; 상기 먹스에서 출력되는 어드레스 신호를 디코딩하는 제1 디코더; 상기 디코딩된 어드레스 신호를 입력받고, 첫 번째 블록과 상기 어드레스에 의하여 선택되는 블록 이후에 위치하는 양호한 블록 사이에 존재하는 불량 블록의 수에 대한 정보를 생성하는 퓨즈군; 상기 불량 블록의 수에 대한 정보를 받아, 상기 불량 블록의 개수를 산출하는 카운터; 및 상기 X-버퍼 래치로부터 어드레스 신호를 입력받고, 상기 카운터로부터 불량 블록의 개수를 입력받아, 이를 합산하여 쉬프트된 어드레스 신호를 산출하는 전수-누산기; 및 상기 쉬프트된 어드레스 신호를 디코딩하는 제2 디코더를 포함하는 것인 플래쉬 메모리.
  4. 제3항에 있어서, 상기 전수-누산기로부터 생성된 쉬프트된 어드레스 신호는 상기 먹스, 제1 디코더, 퓨즈군 및 카운터를 통과하여, 쉬프트된 어드레스 신호에 해당하는 블록 이전에 존재하는 불량 블록의 개수를 생성하며, 이때 생성된 불량 블록의 개수와 이전에 생성된 불량 블록의 개수가 동일한 경우에는, 상기 쉬프트된 어드레스 신호가 상기 제2 디코더로 전송되는 것인 플래쉬 메모리.
  5. 플래쉬 메모리의 메모리 블록을 선택하기 위한 외부 어드레스 신호를 입력받아 디코딩하는 단계;
    상기 디코딩된 어드레스 신호를 입력받고, 상기 플래쉬 메모리의 첫 번째 블록과 상기 외부 어드레스에 의하여 선택되는 블록 이후의 양호한 블록 사이에 존재하는 불량 블록의 수에 대한 정보를 생성하는 단계;
    상기 디코딩된 어드레스 신호와 상기 불량 블록의 수에 대한 정보를 합산하여 쉬프트된 어드레스 신호를 산출하는 단계; 및
    상기 쉬프트된 어드레스 신호를 디코딩하는 단계를 포함하는 불량 블록 회피를 위한 어드레스 쉬프팅 방법.
KR1020040049114A 2004-06-28 2004-06-28 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법 KR100536491B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049114A KR100536491B1 (ko) 2004-06-28 2004-06-28 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049114A KR100536491B1 (ko) 2004-06-28 2004-06-28 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법

Publications (1)

Publication Number Publication Date
KR100536491B1 true KR100536491B1 (ko) 2005-12-14

Family

ID=37306651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049114A KR100536491B1 (ko) 2004-06-28 2004-06-28 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법

Country Status (1)

Country Link
KR (1) KR100536491B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010059490A3 (en) * 2008-11-20 2010-08-26 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
US7881134B2 (en) 2008-11-17 2011-02-01 Micron Technology, Inc. Replacing defective columns of memory cells in response to external addresses
KR101753397B1 (ko) * 2010-11-29 2017-07-03 엘지이노텍 주식회사 메모리 리드시 배드 블록 회피 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7881134B2 (en) 2008-11-17 2011-02-01 Micron Technology, Inc. Replacing defective columns of memory cells in response to external addresses
US8295109B2 (en) 2008-11-17 2012-10-23 Micron Technology, Inc. Replacing defective columns of memory cells in response to external addresses
WO2010059490A3 (en) * 2008-11-20 2010-08-26 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
CN102216913A (zh) * 2008-11-20 2011-10-12 美光科技公司 响应于外部地址来替代有缺陷存储器块
JP2012509541A (ja) * 2008-11-20 2012-04-19 マイクロン テクノロジー， インク． 外部アドレスに応える不良メモリブロックの置き換え
US8446787B2 (en) 2008-11-20 2013-05-21 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
KR101343224B1 (ko) * 2008-11-20 2013-12-18 마이크론 테크놀로지, 인크. 외부 어드레스들에 따른 결함 메모리 블록들의 대체
US8705299B2 (en) 2008-11-20 2014-04-22 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
US9165681B2 (en) 2008-11-20 2015-10-20 Micron Technology, Inc. Applying a voltage-delay correction to a non-defective memory block that replaces a defective memory block based on the actual location of the non-defective memory block
KR101753397B1 (ko) * 2010-11-29 2017-07-03 엘지이노텍 주식회사 메모리 리드시 배드 블록 회피 방법

Similar Documents

Publication Publication Date Title
US5295108A (en) Electrically erasable and programmable read only memory device with simple controller for selecting operational sequences after confirmation
CN101079322B (zh) 多位存储装置和存储系统
KR101772020B1 (ko) 불휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
KR100918299B1 (ko) 배드 블록 정보를 저장하지 않는 행 디코더를 갖는 플래시메모리 장치 및 그것의 제어 방법
US7813186B2 (en) Flash memory device and programming method thereof
US6252800B1 (en) Semiconductor memory device
KR101541812B1 (ko) 비휘발성 메모리 장치
US20060140027A1 (en) Semiconductor memory device and method of operating the same
US7885141B2 (en) Non-volatile memory device and method for setting configuration information thereof
JP2003036681A (ja) 不揮発性記憶装置
US11144388B2 (en) Nonvolatile memory device and memory system including nonvolatile memory device
US20050013162A1 (en) Nonvolatile semiconductor memory device and one-time programming control method thereof
JP2010003348A (ja) 半導体記憶装置及び誤り訂正方法
JP5548341B2 (ja) フラッシュメモリ装置及びその駆動方法
JP5101123B2 (ja) 半導体メモリ装置のバースト読み出し回路及びバーストデータ出力方法
KR100536491B1 (ko) 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법
KR20190112414A (ko) 메모리 장치와 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 동작방법
US7826269B2 (en) Flash memory device and method for driving the same
US7826276B2 (en) Non-volatile memory device reducing data programming and verification time, and method of driving the same
US9159429B2 (en) Data storage system and method of operating the same
KR20000029264A (ko) 불휘발성 반도체 메모리 디바이스용 기록 장치
JP2008299962A (ja) 半導体記憶装置
JP2005050442A (ja) 冗長メモリ回路
JP2002288999A (ja) 半導体メモリ
KR100852923B1 (ko) 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130610

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161208

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 13