JP2002288999A

JP2002288999A - 半導体メモリ

Info

Publication number: JP2002288999A
Application number: JP2001089411A
Authority: JP
Inventors: Shinsuke Kumakura; 眞輔熊倉
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2001-03-27
Filing date: 2001-03-27
Publication date: 2002-10-04
Also published as: EP1246201A2; EP1246201A3; US6535442B2; US20020141263A1

Abstract

(57)【要約】【課題】半導体メモリに不正な書き込み・消去がされ
た場合に、その原因を究明しやすくする。【解決手段】コマンド記録制御回路は、メモリ動作を
実行するために供給されたコマンドのうち、最新に供給
された複数のコマンドを記録領域に記録する。コマンド
読み出し制御回路は、試験モード時にコマンド記録部に
記録されたコマンドを読み出す。半導体メモリに不正な
データが書き込まれ、半導体メモリを搭載するシステム
が動作しなくなった場合、コマンド記録部に記録された
コマンドを利用して不具合の原因を効率よく究明でき
る。この結果、例えば、システムの開発効率を向上で
き、システムの開発コストを低減できる。また、システ
ムの品質を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部からのコマン
ド入力に応じて動作する半導体メモリに関する。

【０００２】

【従来の技術】フラッシュメモリ等の半導体メモリは、
複数の外部端子を介して供給される制御信号をデコード
することで、外部から供給されたコマンドを認識する。
認識したコマンドに応じて内部回路が動作し、読み出し
動作、書き込み動作、または消去動作が実行される。書
き込み動作および消去動作の状況は、ステータス端子を
介して外部に伝達される。ステータス端子として、例え
ば、レディー／ビジー端子等の専用の端子、およびデー
タ入出力端子等の兼用の端子がある。フラッシュメモリ
を搭載するシステムは、ステータス端子を介して伝達さ
れる情報に応じてフラッシュメモリの状態および書き込
み動作時のベリファイの結果を認識できる。

【０００３】フラッシュメモリは、不揮発性のメモリセ
ルを有するため、システムを制御するCPUのプログラム
あるいは書き換え頻度の低いデータを格納するために使
用されることが多い。

【０００４】

【発明が解決しようとする課題】システムの誤動作等に
より、フラッシュメモリ内のプログラム領域あるいはデ
ータ領域にデータが上書きされたり、消去された場合、
システムが動作しなくなるおそれがある。この際、フラ
ッシュメモリに割り当てられたプログラム領域およびデ
ータ領域は、不揮発であるため、電源を入れ直しても正
常な状態には戻らない。

【０００５】このような状況は、フラッシュメモリを搭
載するシステム（例えば、携帯電話等）を開発中に高い
頻度で発生する。具体的には、システムのデバッグ中
に、ソフトウエアの不具合によりフラッシュメモリのプ
ログラム領域にデータが書き込まれた場合、システムは
正常に動作しなくなる。この際、システム開発者は、プ
ログラム領域の内容を、一つずつ期待値と比較していく
ことで、不正なデータが書き込まれた領域およびデータ
値を判断する。しかし、不正なデータが書き込まれた領
域およびデータ値を確認できても、その原因は分かない
ことが多い。このため、上記不具合が発生した場合、シ
ステムのデバッグ効率が大幅に低下するという問題があ
った。

【０００６】本発明の目的は、半導体メモリを搭載する
システム等により、半導体メモリに不正な書き込み・消
去がされた場合に、その原因を究明しやすくする半導体
メモリを提供することにある。

【０００７】

【課題を解決するための手段】請求項１の半導体メモリ
では、コマンド記録制御回路は、メモリ動作を実行する
ためにコマンドが供給されたとき、コマンド記録部を制
御し、そのコマンドをコマンド記録部の複数の記録領域
のいずれかに記録する。そして、供給されたコマンドの
うち最新に供給された複数のコマンドが、それぞれ複数
の記録領域に記録される。例えば、半導体メモリを搭載
するシステムの誤動作により、半導体メモリに不正なデ
ータが書き込まれ、または半導体メモリに記憶している
データが不正に消去された場合、半導体メモリの状態
が、試験モードに移行される。試験モードへの移行によ
り、コマンド読み出し制御回路は、コマンド記録部を制
御し、コマンド記録部に記録されたコマンドを読み出
す。この後、システム開発者等によりコマンド記録部に
記録されたコマンドが解析され、不具合の原因が確認さ
れる。

【０００８】このように、半導体メモリの書き込み動作
および消去動作の過程を時系列順に追うことで、不具合
の原因を効率よく究明できる。この結果、例えば、半導
体メモリが搭載されるシステムの開発効率を向上でき、
システムの開発コストを低減できる。また、システムの
品質を向上できる。

【０００９】請求項２の半導体メモリは、メモリ動作を
実行する通常動作モードでは供給されない電圧を外部端
子を介して受けたときに、試験モードに移行し、読み出
し制御回路を活性化する。読み出し制御回路を試験モー
ド時のみに動作させることで、通常動作を実行中にコマ
ンド記録部からコマンドが誤って読み出されることが防
止される。

【００１０】請求項３の半導体メモリでは、記録領域
は、電気的に書き換え可能な不揮発性素子で構成されて
いるため、電源が切れてもコマンドを保持できる。した
がって、例えば、半導体メモリに不正なデータが書き込
まれ、半導体メモリを搭載するシステムが動作しなくな
った場合にも、システムの電源を入れ直すことで、記録
領域に記録されたコマンドを確実に読み出すことができ
る。

【００１１】請求項４の半導体メモリでは、コマンド記
録制御回路は、コマンド記録部にコマンドを順次記録し
ていく。記録領域のうちコマンドを記録していない空き
領域が一つになった後、新たにコマンドが供給される毎
に、このコマンドは空き領域に記録され、同時に最も古
いコマンドが消去されて新たに空き領域が形成される。
この結果、空き領域を、最新のコマンドを記録している
記録領域を示すポインタとして利用でき、コマンド記録
部に記録されたコマンドの供給順序を、容易に認識でき
る。

【００１２】請求項５の半導体メモリでは、新たにコマ
ンドが供給される毎に、コマンド記録部の全ての記録領
域からデータが読み出されるため、コマンド記録制御回
路の簡易な制御により、空き領域を容易に検出できる。
請求項６の半導体メモリでは、コマンド記録制御回路
は、コマンド記録部にコマンドを順次記録していく。コ
マンド記録部の全ての記録領域にコマンドが記録された
後、新たにコマンドが供給される毎に、最も古いコマン
ドが消去され、空き領域が形成される。そして、この空
き領域に新たに供給されるコマンドが記録される。例え
ば、最新のコマンドを記録している記録領域を、ポイン
タを使用して認識することで、コマンド記録部の記録効
率を向上できる。

【００１３】

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は、本発明の半導体メモリの一実
施形態を示している。この実施形態は、請求項１ないし
請求項５に対応している。この半導体メモリは、シリコ
ン基板上にCMOSプロセスを使用してフラッシュメモリと
して形成されている。

【００１４】フラッシュメモリは、信号を入力または出
力する外部端子/WE、/CE、/OE、/PWD、CAD、RAD、BAD、
DQ、R/Bと、電源端子VCC、GND、VPPとを有している。/W
E端子、/CE端子、および/OE端子は、それぞれ書き込み
イネーブル信号/WE、チップイネーブル信号/CE、および
出力イネーブル信号/OEを受ける。/PWD端子は、フラッ
シュメモリを低消費電力モードに移行させるためのパワ
ーダウン信号/PWDを受ける。/WE信号、/CE信号、/OE信
号、/PWD信号は、メモリ動作を実行するために外部から
供給されるコマンド信号である。すなわち、これ等信号
/WE、/CE、/OE、/PWDの論理レベルの組み合わせに応じ
て、外部から供給されたコマンドが認識される。CAD端
子、RAD端子、およびBAD端子は、コラムアドレス信号CA
D、ロウアドレス信号RAD、およびブロックアドレス信号
BADを受ける。DQ端子は、書き込み動作時にデータ入出
力信号DQ（書き込みデータ、コマンドデータ）を受け、
読み出し動作時にデータ入出力信号DQ（読み出しデー
タ、ステータスデータ）を出力する。R/B端子は、書き
込み動作中および消去動作中に低レベル（ビジー）を出
力し、コマンドを受け付け可能なときに高レベル（レデ
ィー）を出力する。電源端子VCC、GND、VPPには、電源
電圧VCC、接地電圧GND、およびプログラム電圧VPP（高
電圧）が供給される。信号名、端子名の頭に付した"/"
は、負論理を示している。

【００１５】フラッシュメモリは、読み出し動作と、書
き込み動作・消去動作との切替回路１０、コマンドレジ
スタ１２、ステータスレジスタ１４、動作制御回路１
６、コラムアドレスバッファ１８、ロウアドレスバッフ
ァ２０、ブロックアドレスバッファ２２、ログメモリ制
御回路２４、データ比較レジスタ２６、書き込み動作お
よび消去動作用のタイミング発生回路２８、コラムデコ
ーダ３０、ロウデコーダ３２、ブロックデコーダ３４、
入出力バッファ３６、センスアンプ／ライトアンプ３
８、コラムゲート４０、メモリセルアレイ４２、ログメ
モリ４４、および消去制御回路４６を有している。

【００１６】切替回路１０は、タイミング発生回路２８
からの指示を受け、書き込み動作時および消去動作時に
センスアンプ／ライトアンプ３８、コラムゲート４０、
消去制御回路４６、およびブロックデコーダ３４を制御
する。コマンドレジスタ１２は、コマンド信号/WE、/C
E、/OE、/PWDおよび入出力バッファ３６から供給される
コマンドデータを解読するコマンドデコーダである。コ
マンドレジスタ１２は、コマンド信号およびコマンドデ
ータを解読するためのコマンドテーブルを有しており、
正しいコマンドが供給されたとき、そのコマンドをステ
ータスレジスタ１４および入出力バッファ３６に出力す
る。入出力バッファ３６には、書き込み動作および消去
動作に関連するコマンドが伝達され、読み出し動作に関
連するコマンドは伝達されない。書き込み動作および消
去動作に関連するコマンド（以下、ログコマンドと称す
る）は、センスアンプ／ライトアンプ３８を介してログ
メモリ４４に書き込まれる。コマンドテーブルに記述さ
れていない不正なコマンドが供給されたとき、コマンド
レジスタ１２は、そのコマンド入力を無効にする。ログ
コマンドには、例えば、書き込みコマンド、セクタ消去
コマンド、チップ消去コマンドがある。これ等ログコマ
ンドは、16進数で"01"、"02"、"03"というように、番号
が割り振られている。ログメモリ４４には、この番号
（１バイトのデータ）が書き込まれる。

【００１７】ステータスレジスタ１４は、コマンドおよ
びコマンド情報に基づいて動作制御回路１６およびタイ
ミング発生回路２８を制御する。また、ステータスレジ
スタ１４は、動作制御回路１６から受ける内部回路の動
作状態をR/B信号として出力する。内部回路の動作状態
は、入出力バッファ３６を介してデータ入出力端子DQか
らも出力される。

【００１８】動作制御回路１６は、アドレスバッファ１
８、２０、２２、デコーダ３０、３２、３４、入出力バ
ッファ３６、センスアンプ／ライトアンプ３８、および
ログメモリ４４を動作させるためにタイミング信号を出
力する。動作制御回路１６は、後述するように、外部か
ら供給されたコマンドをログメモリ４４に記録するため
のコマンド記録制御回路の機能を含んでいる。また、動
作制御回路１６は、内部回路の動作状態を把握し、その
情報をステータスレジスタ１４に伝達する。

【００１９】アドレスバッファ１８、２０、２２は、そ
れぞれアドレス信号CAD、RAD、BADを受け、受けたアド
レスをコラムコーダ３０、ロウデコーダ３２、ブロック
デコーダ３４にそれぞれ出力する。ログメモリ制御回路
２４は、ブロックアドレス信号BADのうち所定の１ビッ
ト（試験モード信号）が高電圧になったことを受けて活
性化され、フラッシュメモリを通常動作モードから試験
モードに移行させる。この高電圧は、通常動作モードに
ブロックアドレス信号BADとしては供給されない電圧
（例えば12V）である。そして、ログメモリ制御回路２
４は、ロウデコーダ３２に含まれるログメモリ４４用の
デコーダを活性化する。ログメモリ制御回路２４は、ロ
グメモリ４４に記録されたコマンドを読み出すためのコ
マンド読み出し制御回路の機能を有している。通常動作
モードで使用されるロウデコーダ３２の回路は、試験モ
ード時に非活性化されるため、メモリセルアレイはアク
セスできない。

【００２０】データ比較レジスタ２６は、書き込み動作
時に外部から供給される書き込みデータと、実際にメモ
リセルに書き込まれたデータとを比較するためのベリフ
ァイ回路である。ベリファイ結果は、タイミング発生回
路２８に出力される。タイミング発生回路２８は、書き
込み動作および消去動作時に内部回路の動作に必要なタ
イミング信号を生成する。

【００２１】デコーダ３０、３２、３４は、バッファ１
８、２０、２２から供給されるアドレス信号CAD、RAD、
BADをデコードし、デコード信号を、それぞれコラムゲ
ート４０、メモリセルアレイ４２、消去制御回路４６に
出力する。ロウデコーダ３２に含まれるログメモリ４４
用のデコーダは、試験モード時にログメモリ４４を活性
化する信号を出力する。

【００２２】入出力バッファ３６は、入出力データ信号
DQをDQ端子およびセンスアンプ／ライトアンプ３８等に
入出力する。センスアンプ／ライトアンプ３８は、通常
動作モード時に、メモリセルアレイ４２から読み出され
るデータを増幅して入出力バッファ３６に出力し、入出
力バッファ３６を介して供給される書き込みデータおよ
びログコマンドを、それぞれメモリセルアレイ４２およ
びログメモリ４４に出力する。センスアンプ／ライトア
ンプ３８は、試験モード動作時に、ログメモリ４４から
読み出されるデータ（ログコマンド）を増幅して入出力
バッファ３６に出力する。

【００２３】コラムゲート４０は、センスアンプ／ライ
トアンプ３８をコラムアドレス信号CADに応じた所定の
メモリセル（後述）に接続する。メモリセルアレイ４２
は、制御ゲートおよびフローティングゲートを有する電
気的に書き換え可能な不揮発性のメモリセルで構成され
た複数のブロックを有している。各ブロックは、複数の
セクタで構成されている。

【００２４】ログメモリ４４は、制御ゲートおよびフロ
ーティングゲートを有する電気的に書き換え可能な不揮
発性のメモリセルで構成されている。すなわち、ログメ
モリ４４とメモリセルアレイ４２とは、同じメモリセル
を有している。ログメモリ４４は、１バイトの記録領域
４４ａを２０個を有しており、メモリ動作を実行するた
めに供給されるログコマンドを記録するコマンド記録部
である。ログメモリ４４は、通常動作モード時に、動作
制御回路１６により制御され、外部から供給されたログ
コマンドを時系列順に記録する。動作制御回路１６は、
ログコマンドが記録されていない空き領域（記録領域４
４ａ）が常に一つ以上存在するように、最新のログコマ
ンドを書き込み、最古のログコマンドを消去する。すな
わち、最新に供給された１９個のログコマンドが、ログ
メモリ４４に記録される。ログメモリ４４は、試験モー
ド時に、ログメモリ制御回路２４により制御され、記録
しているログコマンドを外部に出力する。動作制御回路
１６、ログメモリ制御回路２４、およびログメモリ４４
の詳細な動作は、後述する。

【００２５】消去制御回路４６は、ブロックデコーダ３
４からのデコード信号に応じてデータを消去するブロッ
クを制御し、このブロック内のデータを消去する。図２
は、通常動作モード時に、フラッシュメモリが、ログコ
マンドをログメモリ４４に書き込む手順を示している。
図２のフローは、動作制御回路１６により実行される。

【００２６】まず、ステップS1において、ログメモリ４
４のアドレスNおよびカウンタCをゼロにリセットする。
ここで、アドレスNは、ログコマンドを記録する記録領
域４４ａの番号であり、本実施形態では、N=0-19であ
る。アドレスNが19のとき、アドレスが"1"増加すると、
アドレスNは0に戻る。同様に、アドレスNが0のとき、ア
ドレスが"1"減少すると、アドレスNは19になる。カウン
タCは、ログコマンドが記録されている記録領域４４ａ
の数を示す。

【００２７】ステップS2において、フラッシュメモリの
外部からコマンドが入力される。ステップS3において、
入力されたコマンドがログコマンドかどうか確認され
る。入力されたコマンドがログコマンドでない場合、処
理は終了する。ここで、入力されたコマンドが、書き込
み動作および消去動作に関連するコマンドでない場合、
および不正なコマンドの場合が、ログコマンドでない場
合に相当する。入力されたコマンドがログコマンドの場
合、処理はステップS4に移行する。

【００２８】ステップS4-S8では、ログコマンドを記録
している記録領域４４ａの数が数えられる。まず、ステ
ップS4において、アドレスNが示す記録領域４４ａから
データが読み出される。

【００２９】ステップS5において、読み出したデータが
ログコマンドであるかどうか確認される。例えば、ログ
コマンドを記録していない記録領域４４ａに１６進数
の"FF"を書き込んでおくことで、ログコマンドであるか
どうかが容易に判定される。読み出したデータがログコ
マンドの場合、処理はステップS6に移行する。読み出し
たデータがログコマンドでない場合、処理はステップS7
に移行する。

【００３０】ステップS6において、カウンタCが１増加
される。すなわち、ログコマンドを記録している記録領
域４４ａの数がカウントされる。ステップS7において、
アドレスNが１増加される。ステップS8において、アド
レスNが最大値Nmax（この例ではNmax=19）かどうか確認
され、全ての記録領域４４ａからデータが読み出された
かどうか確認される。全記録領域４４ａからデータが読
み出された場合、処理はステップS9に移行する。すなわ
ち、新たにコマンドが供給される毎に、ステップS4-S8
の処理により全記録領域４４ａからデータが読み出され
る。これ等処理により、ログコマンドを記録していない
空き領域が検出される。データが読み出されていない記
録領域４４ａがある場合、処理は、再びステップS4に戻
る。

【００３１】また、ステップS4-S8の処理により、最新
のログコマンドが書き込まれているアドレスNnewが探し
出される。ログコマンドを記録していない記録領域４４
ａが複数ある場合、アドレスNnewは、ログコマンドを記
録している記録領域４４ａのうち最も大きいアドレスN
になる。ログコマンドを記録していない記録領域４４ａ
が一つの場合、アドレスNnewは、この記録領域４４ａの
アドレスNから"1"を減じたアドレスN-1になる。

【００３２】ステップS9-S14では、新たに供給されたコ
マンドが、ログコマンドとしてログメモリ４４の所定の
記録領域４４ａに書き込まれる。まず、ステップS9にお
いて、"(Nmax+1)-C"が計算され、記録領域４４ａのうち
ログコマンドを記録していない空き領域（データ"FF"が
書き込まれた記録領域４４ａ）の数が求められる。空き
領域の数が"2"以上の場合、処理はステップS10に移行す
る。空き領域の数が"1"の場合、処理はステップS11に移
行する。

【００３３】ステップS10において、アドレスNにログコ
マンドを書き込むアドレスNが、アドレスNnewより一つ
大きい値に設定される。一方、ステップS11において
は、アドレスNが、アドレスNnewより二つ大きい値に設
定される。ステップS12において、アドレスNに記録され
ているログコマンド（最も古いログコマンド）が消去さ
れる。ステップS13において、アドレスNが、"1"減じら
れる。そして、ステップS14において、ログコマンド
が、アドレスNの記録領域４４ａに書き込まれる。

【００３４】このように、ステップS11-S14では、ステ
ップS13においてログコマンドが消去された後、ステッ
プS14において新たなログコマンドが書き込まれる。こ
のため、万一、ログコマンドをログメモリ４４に書き込
み中に電源が遮断された場合にも、ログメモリ４４内に
必ず空き領域を存在させることができる。この結果、空
き領域の位置を利用して、最新のコマンドを記録してい
る領域を求めることができる。

【００３５】上記処理により、ログコマンドが、ログメ
モリ４４に19回以上書き込まれ、空き領域が一つになっ
た以降、新たにログコマンドが供給される毎に、そのロ
グコマンドは空き領域に記録され、最古のログコマンド
が消去される。すなわち、ログコマンドを記録していな
い記録領域４４ａ（空き領域）は、常に一つ存在する。
そして、空き領域のアドレスNより一つ小さいアドレス
の記録領域４４ａ（アドレスNnew）に最新のログコマン
ドが記録されている。このように、空き領域を、最新の
コマンドを記録している記録領域４４ａを示すポインタ
として利用できる。

【００３６】図３は、上述したフローに基づいて、ログ
コマンドがログメモリ４４の記録領域４４ａに順次書き
込まれていく様子を示している。この例では、説明を簡
単にするため、ログメモリ４４の記録領域４４ａの数
は、５個（N=4）としている。ログコマンドが書き込ま
れるたびに、ログメモリ４４の状態は、図の左から右に
変化する。図中、太枠の記録領域４４ａは、ログコマン
ドがフラッシュメモリに入力されたときに最新のログコ
マンドが書き込まれているアドレスNnewを示している。

【００３７】図３（ａ）において、ログメモリ４４に
は、ログコマンドは書き込まれていない（カウンタC=
0）。図３（ｂ）において、ログコマンドCMD1、CMD2、C
MD3、CMD4は、フラッシュメモリに入力されるたびに、
順次ログメモリ４４の記録領域４４ａに書き込まれてい
く（カウンタC=1-4）。ここまでの書き込みは、図２の
ステップS9、S10、S14の処理にしたがい実行される。

【００３８】空き領域が一つになった以降、図２のステ
ップS9、S11-S14で示した処理にしたがい、ログコマン
ドの書き込みが実行される。図３（ｃ）において、ログ
コマンドCMD5がフラッシュメモリに入力される。空き領
域が一つしかないため、アドレスNnew（N=3）より二つ
先（N=0）の記録領域４４ａに記録されているログコマ
ンドCMD1が消去される。この後、アドレスNnewの次（N=
4）の記録領域４４ａにログコマンドCMD5が書き込まれ
る。アドレスNnewは、一つ増加する。

【００３９】図３（ｄ）において、ログコマンドCMD6が
フラッシュメモリに入力される。空き領域が一つしかな
いため、アドレスNnew（N=4）より二つ先（N=1）の記録
領域４４ａに記録されているログコマンドCMD2が消去さ
れる。この後、アドレスNnewの次（N=0）の記録領域４
４ａにログコマンドCMD6が書き込まれる。同様に、ログ
コマンドCMD7がログメモリ４４の記録領域４４ａに書き
込まれ、ログコマンドCMD3が消去される。

【００４０】上述したように、ログメモリ４４に空き領
域が常に一つ存在するため、特別のポインタを用意する
ことなく、最新のログコマンドが書き込まれているアド
レスNnewを容易に認識できる。この結果、ログコマンド
を書き込む記録領域４４ａのアドレスNと、ログコマン
ドを消去する記録領域４４ａのアドレスNとを容易に認
識できる。ログコマンドは、時系列順にログメモリ４４
に記録されるため、ログコマンドをログメモリ４４から
読み出すときに、ログメモリ４４に記録されたコマンド
の供給順序を、容易に認識できる。

【００４１】図４は、ログメモリ４４に書き込まれたロ
グコマンドを読み出す手順を示している。図４のフロー
は、フラッシュメモリを搭載するシステム側が、フラッ
シュメモリを試験モードにして実行する。例えば、シス
テムの開発時に、フラッシュメモリに意図しないデータ
が書き込まれ、あるいは意図しない領域のデータが消去
され、システムの動作に不具合が生じたときにこの処理
が実行される。図４のフローの実行時に、フラッシュメ
モリの内部回路は、ログメモリ制御回路２４により制御
される。

【００４２】なお、ログメモリ４４の記録領域４４ａ
は、電気的に書き換え可能な不揮発性素子で構成されて
いるため、フラッシュメモリに供給される電源が遮断さ
れた場合にも、記録領域４４ａに記録されたコマンド
は、消去することなく確実に読み出される。まず、ステ
ップS20において、ブロックアドレス信号BADのうち所定
の１ビット（試験モード信号）に高電圧が供給されるこ
とで、ログメモリ制御回路２４が活性化され、フラッシ
ュメモリを試験モードに移行させる。すなわち、ログメ
モリ制御回路２４は、試験モード時のみに動作する。こ
のため、通常動作を実行中にログメモリ４４からコマン
ドが誤って読み出されることが防止される。次に、ステ
ップS21において、ログメモリ４４のアドレスNがゼロに
リセットされる。

【００４３】ステップS22において、ログメモリ４４に
記録されたデータが読み出される。ステップS23におい
て、読み出されたデータがログコマンドであるかどうか
チェックされる。システムは、読み出されたデータが"F
F"のとき、ログコマンドでないと認識する。次に、ステ
ップS24において、アドレスNが最大値Nmax（この例では
Nmax=19）かどうか判定されることで、全ての記録領域
４４ａからデータが読み出されたかどうか判定される。
全記録領域４４ａからデータが読み出された場合、処理
はステップS26に移行する。データが読み出されていな
い記録領域４４ａがある場合、処理は、ステップS25に
移行し、アドレスNが"1"増加され、再びステップS22に
戻る。

【００４４】ステップS26-S28では、最新に入力された
ログコマンドが検索される。まず、ステップS26におい
て、ステップS23でのチェック結果に基づいて、空き領
域が複数あるかどうかが確認される。空き領域が複数あ
る場合、処理はステップS27に移行する。空き領域が一
つしかない場合、処理はステップS28に移行する。ステ
ップS27において、最新のログコマンドは、複数の空き
領域のうち、アドレスNが最小の空き領域の一つ前の記
録領域４４ａに記録されていることが認識される。ステ
ップS28において、最新のログコマンドは、空き領域の
一つ前の記録領域４４ａに記録されていることが認識さ
れる。

【００４５】この後、システムは、ステップS27または
ステップS28の処理結果に基づいて、ステップS22で読み
出したログコマンドを時系列順に並び替える。これ等ロ
グコマンドの履歴から、システムの不具合の原因が求め
られる。以上、本実施形態では、通常動作モードにおい
て、外部から供給されたコマンドのうち、最新に供給さ
れた複数のコマンドをログメモリ４４に順次記録した。
このため、フラッシュメモリに不正なデータが書き込ま
れ、またはフラッシュメモリに記憶しているデータが不
正に消去された場合、ログメモリ４４に記録されたコマ
ンドを読み出すことで、最新に供給された複数のコマン
ドを解析でき、不具合の原因を効率よく究明できる。す
なわち、システムの不具合が発生したときに、フラッシ
ュメモリの書き込み動作および消去動作の過程を時系列
順に追うことができるため、フラッシュメモリが搭載さ
れるシステムの開発効率を向上でき、システムの開発コ
ストを低減できる。また、システムの品質を向上でき
る。

【００４６】このように、本実施形態では、この結果、
例えば、フラッシュメモリが搭載されるシステムの開発
（デバッグ）時の効率を向上でき、システムの開発コス
トを低減できる。また、システムの品質を向上できる。
ブロックアドレス信号BADのうち所定の１ビット（試験
モード信号）に高電圧を供給することでフラッシュメモ
リを試験モードに移行させ、ログメモリ４４に記録され
ているコマンドを読み出した。すなわち、メモリ動作を
実行する通常動作モードでは供給されない電圧を外部端
子を介して受けたときに、フラッシュメモリは、試験モ
ードに移行し、ログメモリ制御回路２４を活性化する。
ログメモリ制御回路２４を試験モード時のみに動作させ
ることで、通常動作を実行中にログメモリ４４からコマ
ンドが誤って読み出されることを防止できる。

【００４７】ログメモリ４４の記録領域４４ａを、電気
的に書き換え可能な不揮発性素子で構成した。このた
め、例えば、フラッシュメモリに不正なデータが書き込
まれ、システムが動作しなくなった場合にも、システム
の電源を入れ直すことで、記録領域４４ａに記録された
コマンドを確実に読み出すことができる。動作制御回路
１６の制御により、常に一つ以上の空き領域を形成し
た。このため、空き領域を、最新のコマンドを記録して
いる記録領域４４ａを示すポインタとして利用できる。
この結果、ログメモリ４４に記録されたコマンドの供給
順序を、容易に認識できる。

【００４８】新たにコマンドが供給される毎に、ログメ
モリ４４の全ての記録領域４４ａからデータを読み出し
たので、動作制御回路１６の簡単な制御により、空き領
域を容易に検出できる。なお、上述した実施形態では、
ログメモリ４４に、常に一つ以上の空き領域を設けた例
について述べた。本発明はかかる実施形態に限定される
ものではない。例えば、最新のログコマンドが書き込ま
れている記録領域４４ａのアドレスNnewをポインタとし
て保持することで、空き領域を不要にできる（請求項６
に対応する）。

【００４９】上述した実施形態では、ログメモリ４４の
容量を１９個のログコマンドを記憶できる容量（２０バ
イト）に設定した例について述べた。本発明はかかる実
施形態に限定されるものではない。ログメモリ４４の容
量は、２０バイトより大きくても小さくてもよく、フラ
ッシュメモリへの誤書き込み、誤消去の原因を究明しや
すい容量に設定すればよい。

【００５０】上述した実施形態では、外部から供給され
たコマンドをログメモリ４４に記録した例について述べ
た。本発明はかかる実施形態に限定されるものではな
い。ログメモリ４４の容量を増やし、ログメモリ４４に
コマンドだけでなく、各コマンドに対応するデータ、ア
ドレスの少なくともいずれかを記録してもよい。上述し
た実施形態では、本発明を不揮発性の半導体メモリであ
るフラッシュメモリに適用した例について述べた。本発
明はかかる実施形態に限定されるものではない。例え
ば、本発明をSRAM、DRAM等の揮発性の半導体メモリを適
用してもよい。あるいは、本発明をこれ等半導体メモリ
を搭載するシステムLSIに適用してもよい。

【００５１】以上、本発明について詳細に説明してきた
が、上記の実施形態およびその変形例は発明の一例に過
ぎず、本発明はこれに限定されるものではない。本発明
を逸脱しない範囲で変形可能であることは明らかであ
る。

【００５２】

【発明の効果】請求項１の半導体メモリでは、半導体メ
モリの書き込み動作および消去動作の過程を時系列順に
追うことで、不具合の原因を効率よく究明できる。この
結果、例えば、半導体メモリが搭載されるシステムの開
発効率を向上でき、システムの開発コストを低減でき
る。また、システムの品質を向上できる。

【００５３】請求項２の半導体メモリでは、通常動作を
実行中にコマンド記録部からコマンドが誤って読み出さ
れることが防止される。請求項３の半導体メモリでは、
記録領域に記録されたコマンドを確実に読み出すことが
できる。請求項４の半導体メモリでは、空き領域を、最
新のコマンドを記録している記録領域を示すポインタと
して利用でき、コマンド記録部に記録されたコマンドの
供給順序を、容易に認識できる。

【００５４】請求項５の半導体メモリでは、コマンド記
録制御回路の簡易な制御により、空き領域を容易に検出
できる。請求項６の半導体メモリでは、コマンド記録部
の記録効率を向上できる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すブロック図である。

【図２】ログコマンドを書き込む手順を示すフローチャ
ートである。

【図３】ログコマンドがログメモリに書き込まれる状態
を示す説明図である。

【図４】ログコマンドを読み出す手順を示すフローチャ
ートである。

【符号の説明】

１０切替回路１２コマンドレジスタ１４ステータスレジスタ１６動作制御回路１８コラムアドレスバッファ２０ロウアドレスバッファ２２ブロックアドレスバッファ２４ログメモリ制御回路２６データ比較レジスタ２８タイミング発生回路３０コラムデコーダ３２ロウデコーダ３４ブロックデコーダ３６入出力バッファ３８センスアンプ／ライトアンプ４０コラムゲート４２メモリセルアレイ４４ログメモリ４６消去制御回路 /WE 外部端子、書き込みイネーブル信号 /CE 外部端子、チップイネーブル信号 /OE 外部端子、出力イネーブル信号 /PWD 外部端子、パワーダウン信号 CAD 外部端子、コラムアドレス信号 RAD 外部端子、ロウアドレス信号 BAD 外部端子、ブロックアドレス信号 DQ 外部端子、データ入出力信号 R/B 外部端子 VCC、GND、VPP 電源端子

Claims

【特許請求の範囲】

【請求項１】メモリ動作を実行するために供給される
コマンドを記録する複数の記録領域を有するコマンド記
録部と、前記コマンド記録部を制御し、供給された前記コマンド
のうち最新に供給された複数の前記コマンドを前記記録
領域に記録するコマンド記録制御回路と、試験モード時に前記コマンド記録部を制御し、前記コマ
ンド記録部に記録された前記コマンドを読み出すコマン
ド読み出し制御回路とを備えたことを特徴とする半導体
メモリ。
【請求項２】請求項１記載の半導体メモリにおいて、前記読み出し制御回路は、メモリ動作を実行する通常動
作モードでは供給されない電圧を外部端子を介して受け
たときに活性化されることを特徴とする半導体メモリ。
【請求項３】請求項１記載の半導体メモリにおいて、前記記録領域は、電気的に書き換え可能な不揮発性素子
で構成されていることを特徴とする半導体メモリ。
【請求項４】請求項１記載の半導体メモリにおいて、前記コマンド記録制御回路は、前記コマンド記録部に前
記コマンドを順次記録していき、前記記録領域のうち前
記コマンドを記録していない空き領域が一つになった
後、新たに前記コマンドが供給される毎に、このコマン
ドを前記空き領域に記録するとともに、最も古い前記コ
マンドを消去することで新たに空き領域を形成すること
を特徴とする半導体メモリ。
【請求項５】請求項４記載の半導体メモリにおいて、前記コマンド記録制御回路は、新たに前記コマンドが供
給される毎に、前記コマンド記録部の全ての前記記録領
域からデータを読み出すことで前記空き領域を検出する
ことを特徴とする半導体メモリ。
【請求項６】請求項１記載の半導体メモリにおいて、前記コマンド記録制御回路は、前記コマンド記録部に前
記コマンドを順次記録していき、前記コマンド記録部の
全ての前記記録領域に前記コマンドを記録した後、新た
に前記コマンドが供給される毎に、最も古い前記コマン
ドを消去して空き領域を形成し、この空き領域に新たに
供給される前記コマンドを記録することを特徴とする半
導体メモリ。