JP7186564B2 - 不揮発性メモリー装置及びその作動方法 - Google Patents
不揮発性メモリー装置及びその作動方法 Download PDFInfo
- Publication number
- JP7186564B2 JP7186564B2 JP2018178933A JP2018178933A JP7186564B2 JP 7186564 B2 JP7186564 B2 JP 7186564B2 JP 2018178933 A JP2018178933 A JP 2018178933A JP 2018178933 A JP2018178933 A JP 2018178933A JP 7186564 B2 JP7186564 B2 JP 7186564B2
- Authority
- JP
- Japan
- Prior art keywords
- debugging information
- debugging
- signal
- memory device
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
100:不揮発性メモリー装置
110:デバッギング支援回路
111:信号感知器
112:信号レジスター
113:信号デコーダー
114:デバッギング信号レジスター
115:出力回路
200:メモリーコントローラー
Claims (9)
- 不揮発性メモリー装置の作動方法において、
前記不揮発性メモリー装置の外部から制御信号及びデータ信号を受信するステップと、
前記制御信号及び前記データ信号に基づいてデバッギング情報を生成するステップと、
前記不揮発性メモリー装置の外部からデバッギング情報要請を受信するステップと、
前記デバッギング情報要請に応答して前記デバッギング情報を出力するステップと、を含み、
前記制御信号及び前記データ信号に基づいて前記デバッギング情報を生成するステップは、
予め設定された値に基づいて前記データ信号に含まれたコマンド及びアドレスの有効性を判定するステップと、
前記判定された有効性に対応する値を前記デバッギング情報として生成するステップと、を含む作動方法。 - 前記デバッギング情報要請はデバッギングモードを含み、
前記デバッギング情報を出力するステップは、前記デバッギングモードに対応する情報を出力するステップを含む、請求項1に記載の作動方法。 - 前記制御信号及び前記データ信号に基づいて前記デバッギング情報を生成するステップは、前記制御信号に含まれたライト活性信号(WE: Write Enable signal)の立ち上がりエッジが感知される場合、前記データ信号を前記デバッギング情報として貯蔵するステップと、をさらに含む、請求項1又は2に記載の作動方法。
- 前記制御信号に含まれたコマンドラッチ活性信号(CLE: Command Latch Enable)がハイレベルであり、前記制御信号に含まれたライト活性信号((WE)の立ち上がりエッジが感知される場合、前記デバッギング情報を第1値に貯蔵するステップと、
前記制御信号に含まれたアドレスラッチ活性信号(ALE: Address Latch Enable)がハイレベルであり、前記制御信号に含まれたライト活性信号(WE)の立ち上がりエッジが感知される場合、前記デバッギング情報を第2値に貯蔵するステップと、
をさらに含む請求項1乃至3のいずれか一項に記載の作動方法。 - 前記判定された有効性に対応する値を前記デバッギング情報として生成するステップは、
前記判定された有効性に基づいて有効コマンドの個数及び有効アドレスの個数を前記デバッギング情報として生成するステップと、
を含む、請求項1乃至4のいずれか一項に記載の作動方法。 - 前記判定された有効性に対応する値を前記デバッギング情報として生成するステップは、
前記判定された有効性に基づいて前記コマンドに対応する有効な作動回数を前記デバッギング情報として生成するステップと、
を含む、請求項1乃至4のいずれか一項に記載の作動方法。 - 不揮発性メモリー装置の作動方法において、
前記不揮発性メモリー装置の外部から制御信号及びデータ信号を受信するステップと、
前記制御信号及び前記データ信号に基づいてデバッギング情報を生成するステップと、
前記不揮発性メモリー装置の外部からデバッギング情報要請を受信するステップと、
前記デバッギング情報要請に応答して前記デバッギング情報を出力するステップと、を含み、
前記制御信号及び前記データ信号に基づいて前記デバッギング情報を生成するステップは、
前記制御信号中の1つの立ち上がりエッジ又は立ち下がりエッジが感知される場合、前記不揮発性メモリー装置の相異なるピンを介して受信される入力信号を貯蔵するステップと、
予め設定された信号の組合せに基づいて前記入力信号の組合せの有効性を判定するステップと、
前記判定された有効性に対応する値を前記デバッギング情報として生成するステップと、を含む、作動方法。 - 不揮発性メモリー装置の外部から受信された制御信号及びデータ信号を貯蔵する信号貯蔵回路と、
前記貯蔵された制御信号及び前記貯蔵されたデータ信号に基づいてデバッギング情報を生成するデバッギング情報生成器と、
前記不揮発性メモリー装置の外部からデバッギング情報要請に応答して前記デバッギング情報を出力するデバッギング情報レジスターと、を含み、
前記デバッギング情報生成器は予め設定された値に基づいて前記データ信号に含まれたコマンド及びアドレスの有効性を判定し、そして前記判定された有効性に対応する値を前記デバッギング情報として生成する、不揮発性メモリー装置。 - 前記デバッギング情報要請はデバッギングモードを含み、
前記デバッギング情報レジスターは前記デバッギングモードに対応する情報を前記デバッギング情報として出力する、請求項8に記載の不揮発性メモリー装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2017-0136042 | 2017-10-19 | ||
KR1020170136042A KR102396448B1 (ko) | 2017-10-19 | 2017-10-19 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019079506A JP2019079506A (ja) | 2019-05-23 |
JP7186564B2 true JP7186564B2 (ja) | 2022-12-09 |
Family
ID=65996287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018178933A Active JP7186564B2 (ja) | 2017-10-19 | 2018-09-25 | 不揮発性メモリー装置及びその作動方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10761969B2 (ja) |
JP (1) | JP7186564B2 (ja) |
KR (1) | KR102396448B1 (ja) |
CN (1) | CN109686391B (ja) |
DE (1) | DE102018120315A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11586383B2 (en) | 2018-10-16 | 2023-02-21 | Micron Technology, Inc. | Command block management |
CN110299180B (zh) * | 2019-07-08 | 2021-06-08 | 深圳忆联信息系统有限公司 | 基于固态硬盘的调试信息输出方法、装置和计算机设备 |
JP2022050018A (ja) * | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | 電子装置及び転送方法 |
KR20220085617A (ko) | 2020-12-15 | 2022-06-22 | 삼성전자주식회사 | 메모리 카드 |
US11640270B2 (en) * | 2021-07-27 | 2023-05-02 | Beijing Tenafe Electronic Technology Co., Ltd. | Firmware-controlled and table-based conditioning for flexible storage controller |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002288999A (ja) | 2001-03-27 | 2002-10-04 | Fujitsu Ltd | 半導体メモリ |
JP2006318412A (ja) | 2005-05-16 | 2006-11-24 | Toshiba Corp | 半導体装置 |
JP2013206078A (ja) | 2012-03-28 | 2013-10-07 | Nec Corp | チェック装置、コマンドチェック機能付きメモリシステム、及び、方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0689240A (ja) * | 1992-09-08 | 1994-03-29 | Fujitsu Ltd | チャネルトレーサ機能を内蔵した周辺装置 |
JPH06187192A (ja) * | 1992-12-18 | 1994-07-08 | Hitachi Ltd | プログラム出力制御方法 |
JP3846939B2 (ja) * | 1995-08-30 | 2006-11-15 | フリースケール セミコンダクター インコーポレイテッド | データプロセッサ |
JPH1055289A (ja) * | 1996-08-12 | 1998-02-24 | Mitsubishi Electric Corp | デバッグ情報生成回路、およびそれを用いた情報処理装置 |
JP2000284989A (ja) * | 1999-03-31 | 2000-10-13 | Nec Corp | デバッグ装置 |
JP2000322282A (ja) | 1999-05-13 | 2000-11-24 | Mitsubishi Electric Corp | マイクロコンピュータ |
US6963963B2 (en) | 2003-03-25 | 2005-11-08 | Freescale Semiconductor, Inc. | Multiprocessor system having a shared main memory accessible by all processor units |
JP4409349B2 (ja) | 2004-04-27 | 2010-02-03 | Okiセミコンダクタ株式会社 | デバッグ回路およびデバッグ制御方法 |
JP2006293824A (ja) | 2005-04-13 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008021396A (ja) * | 2006-07-14 | 2008-01-31 | Toshiba Corp | コントローラ及びメモリシステム |
JP4919775B2 (ja) * | 2006-11-17 | 2012-04-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4833907B2 (ja) * | 2007-04-23 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8407457B2 (en) | 2007-09-28 | 2013-03-26 | Freescale Semiconductor, Inc. | System and method for monitoring debug events |
US8120960B2 (en) * | 2007-11-07 | 2012-02-21 | Spansion Israel Ltd. | Method and apparatus for accessing a non-volatile memory array comprising unidirectional current flowing multiplexers |
US7945825B2 (en) * | 2007-11-25 | 2011-05-17 | Spansion Isreal, Ltd | Recovery while programming non-volatile memory (NVM) |
JP5400443B2 (ja) | 2009-03-25 | 2014-01-29 | スパンション エルエルシー | 集積回路、デバッグ回路、デバッグコマンド制御方法 |
JP2011028308A (ja) | 2009-07-21 | 2011-02-10 | Renesas Electronics Corp | 半導体装置及びソフトウェア開発支援装置 |
US8806446B2 (en) | 2010-03-22 | 2014-08-12 | Analog Devices, Inc. | Methods and apparatus for debugging programs in shared memory |
GB2483907A (en) | 2010-09-24 | 2012-03-28 | Advanced Risc Mach Ltd | Privilege level switching for data processing circuitry when in a debug mode |
KR101780422B1 (ko) * | 2010-11-15 | 2017-09-22 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템 |
US8972955B2 (en) * | 2011-05-27 | 2015-03-03 | Microsoft Technology Licensing Llc | Reducing network trips for remote expression evaluation |
US8706955B2 (en) | 2011-07-01 | 2014-04-22 | Apple Inc. | Booting a memory device from a host |
JP6390840B2 (ja) * | 2014-10-07 | 2018-09-19 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
CN104298579B (zh) * | 2014-10-20 | 2016-12-07 | 大唐移动通信设备有限公司 | 一种逻辑芯片以及包含该逻辑芯片的板卡装置 |
KR101678933B1 (ko) * | 2014-11-18 | 2016-12-07 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
US9632137B2 (en) | 2015-04-22 | 2017-04-25 | Apple Inc. | Serial wire debug bridge |
US10089212B2 (en) | 2015-07-20 | 2018-10-02 | Toshiba Memory Corporation | Memory system, information processing system, and host device outputting debugging information through a host interface |
KR20170023294A (ko) * | 2015-08-20 | 2017-03-03 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치, 메모리 시스템 및 그의 동작 방법 |
KR102377453B1 (ko) * | 2015-11-05 | 2022-03-23 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 동작 방법 |
KR101879034B1 (ko) | 2016-05-30 | 2018-07-17 | 주식회사 포스코 | 보 접합용 브래킷 및 이를 이용한 기둥-보 접합구조 |
-
2017
- 2017-10-19 KR KR1020170136042A patent/KR102396448B1/ko active IP Right Grant
-
2018
- 2018-05-16 US US15/981,443 patent/US10761969B2/en active Active
- 2018-08-21 DE DE102018120315.2A patent/DE102018120315A1/de active Pending
- 2018-09-25 JP JP2018178933A patent/JP7186564B2/ja active Active
- 2018-09-27 CN CN201811132920.3A patent/CN109686391B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002288999A (ja) | 2001-03-27 | 2002-10-04 | Fujitsu Ltd | 半導体メモリ |
JP2006318412A (ja) | 2005-05-16 | 2006-11-24 | Toshiba Corp | 半導体装置 |
JP2013206078A (ja) | 2012-03-28 | 2013-10-07 | Nec Corp | チェック装置、コマンドチェック機能付きメモリシステム、及び、方法 |
Also Published As
Publication number | Publication date |
---|---|
US20190121720A1 (en) | 2019-04-25 |
KR102396448B1 (ko) | 2022-05-11 |
KR20190043929A (ko) | 2019-04-29 |
JP2019079506A (ja) | 2019-05-23 |
CN109686391B (zh) | 2023-09-26 |
DE102018120315A1 (de) | 2019-04-25 |
US10761969B2 (en) | 2020-09-01 |
CN109686391A (zh) | 2019-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7186564B2 (ja) | 不揮発性メモリー装置及びその作動方法 | |
US11023167B2 (en) | Methods and apparatuses for executing a plurality of queued tasks in a memory | |
CN106055267B (zh) | 包括主机命令队列的存储器控制器及操作其的方法 | |
CN109493907B (zh) | 非易失性存储设备的操作方法和存储器控制器的操作方法 | |
US10860258B2 (en) | Control circuit, memory device including the same, and method | |
TWI688858B (zh) | 記憶體裝置、包括一記憶體裝置之設備及用於實施計數器之方法 | |
TWI651724B (zh) | 資料儲存裝置及其操作方法 | |
US11650752B2 (en) | Computing system and operating method thereof | |
CN113808649A (zh) | 存储器装置及其操作方法 | |
WO2015117493A1 (zh) | 一种flash的控制方法和控制器 | |
JP2017510891A (ja) | 寿命の終わりの条件に到達したときにソリッドステートメモリへの書き込むを制限するための方法及び装置 | |
US20190155517A1 (en) | Methods and apparatus for memory controller discovery of vendor-specific non-volatile memory devices | |
US10818328B2 (en) | Nonvolatile memory device, operation method of the nonvolatile memory device, and operation method of memory controller controlling the nonvolatile memory device | |
US9836312B2 (en) | Storage control device, storage device, and storage control method thereof | |
CN113127085B (zh) | 从nand媒体快速引导的固态存储装置 | |
TW201928960A (zh) | 記憶體系統及其操作方法 | |
US20050207232A1 (en) | Access method for a NAND flash memory chip, and corresponding NAND flash memory chip | |
US20220107906A1 (en) | Multiple Pin Configurations of Memory Devices | |
CN106683698A (zh) | 存储器件及其操作方法 | |
US10042712B2 (en) | Numerical controller | |
KR20170030900A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
US11048440B2 (en) | Memory system, memory device and operating method thereof | |
TWI705330B (zh) | 資料儲存裝置以及參數改寫方法 | |
US8972655B2 (en) | Initialization of a storage device | |
US11798601B2 (en) | Read only memory (ROM)-emulated memory (REM) profile mode of memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7186564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |