JP2013206078A - チェック装置、コマンドチェック機能付きメモリシステム、及び、方法 - Google Patents

チェック装置、コマンドチェック機能付きメモリシステム、及び、方法 Download PDF

Info

Publication number
JP2013206078A
JP2013206078A JP2012073673A JP2012073673A JP2013206078A JP 2013206078 A JP2013206078 A JP 2013206078A JP 2012073673 A JP2012073673 A JP 2012073673A JP 2012073673 A JP2012073673 A JP 2012073673A JP 2013206078 A JP2013206078 A JP 2013206078A
Authority
JP
Japan
Prior art keywords
command
unit
interval
commands
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012073673A
Other languages
English (en)
Inventor
Takashi Abe
崇 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012073673A priority Critical patent/JP2013206078A/ja
Publication of JP2013206078A publication Critical patent/JP2013206078A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)

Abstract

【課題】 メモリモジュール側の仕様に合ったコマンドのタイミングが実行されているかチェックできない。
【解決手段】 チェック装置は、時系列に発行された複数種類のコマンド列を採取するコマンド採取手段と、前記コマンド採取手段から採取した2つのコマンド間の間隔をカウントして出力するカウンタ手段と、仕様で決められた2つのコマンド間の間隔を記憶し出力する仕様レジスタ手段と、前記カウンタ手段の出力と前記仕様レジスタ手段の出力を比較し、前記カウンタ手段の出力が前記仕様に違反している場合、違反情報を出力する比較手段と、を備える。
【選択図】 図1

Description

本発明は、チェック装置、コマンドチェック機能付きメモリシステム、及び、方法に関する。
特許文献1には、メモリモジュール内でのインターフェイスタイミングを制御するメモリシステムが記載されている。メモリ情報保存部にタイミング調整情報を保存することにより、メモリ装置のインターフェイスタイミングを調整する。
特許文献2には、メモリモジュールに関する初期設定方法が記載されている。メモリモジュールを識別するためのID情報を出力するID情報出力回路を備え、メモリモジュールに対して最初の書き込みが行われるまで、データを格納するメモリアレイからの出力に代えてID情報出力回路からの出力が選択される。
特開2006−127515号公報 特開2004−145733号公報
上記文献の技術を用いて、メモリモジュール側の仕様に合ったコマンドのタイミングが実行されているか、チェックできない。
特許文献1は、メモリモジュールでの各インターフェースのタイミングの調整(信号の遅延調整、制御信号とCLK(クロック)間の調整、データ信号とデータストローブ間の調整など)について記載しているだけである。また、最初に各インターフェースのタイミングを調整するだけで、コントローラ側が誤った制御をした場合に対応する仕組みは無い。
特許文献2は、メモリモジュールの初期設定方法について記載されているだけである。
本発明のチェック装置は、時系列に発行された複数種類のコマンド列を採取するコマンド採取手段と、前記コマンド採取手段から採取した2つのコマンド間の間隔をカウントして出力するカウンタ手段と、仕様で決められた2つのコマンド間の間隔を記憶し出力する仕様レジスタ手段と、前記カウンタ手段の出力と前記仕様レジスタ手段の出力を比較し、前記カウンタ手段の出力が前記仕様に違反している場合、違反情報を出力する比較手段と、を備える。
本発明の方法は、時系列に発行された複数種類のコマンド列を採取し、前記コマンド列の2つのコマンド間の間隔をカウントして出力し、仕様で決められた2つのコマンド間の間隔と比較し、前記仕様に違反している場合、違反情報を出力する。
本発明によれば、メモリモジュールにおけるコマンドのタイミングが仕様に違反した場合、チェックすることが可能である。
図1は、コマンドチェック機能付きメモリシステムの構成の一例を示す。 図2は、コマンドチェック機能付きメモリシステムの命令の構成の一例を示す。 図3は、コマンドチェック機能付きメモリシステムのコマンド列の構成の一例を示す。 図4は、チェック装置の構成の一例を示す。 図5は、チェック装置のカウンタ部に記録機能が接続された構成の一例を示す。 図6は、第二の実施形態に係るコマンドチェック機能付きメモリシステムの構成の一例を示す。 図7は、第三の実施形態に係るチェック装置の構成の一例を示す。
発明を実施するための第一の形態について、図面を参照して詳細に説明する。
図1は、本発明の一実施例として、コマンドチェック機能付きメモリシステム30の構成を示す。
コマンドチェック機能付きメモリシステム30は、メモリモジュール10、及び、メモリコントローラ20を包含する。メモリモジュール10とメモリコントローラ20は、相互に通信可能な状態で接続される。本システムでは、メモリコントローラ20はメモリモジュール10へのコマンドの発行が可能であり、メモリモジュール10はメモリコントローラ20へのデータの送信が可能である。
メモリモジュール10は、メモリ装置11、チェック装置12、及び、記録部13を備える。
メモリ装置11は、各種のデータを保存し、例えば、DRAM(Dynamic Random Access Memory)等で構成する。
メモリコントローラ20は、メモリモジュール10のメモリ装置11に対して、チェック装置12を経由してコマンドを送信する。
チェック装置12は、コマンド採取部121、カウンタ部122、仕様レジスタ部123、及び、比較部124を備える。
コマンド採取部121は、メモリコントローラ20からメモリモジュール10に送信されたコマンド、すなわち、時系列に発行された複数種類のコマンド列を採取し、カウンタ部122に出力する。
カウンタ部122は、コマンド採取部121からコマンドの情報を入力し、複数種類のコマンドのうち各2種類のコマンド間の経過時間、すなわち、各コマンド間の間隔をカウントし出力する。
仕様レジスタ部123は、予めメモリモジュール側の仕様に合ったコマンドのタイミング情報を記録しており、仕様に合った各コマンド間の間隔を比較部124に出力する。
比較部124は、カウンタ部122の出力と仕様レジスタ部123の出力を比較し、違反がある場合には、違反を起こしているコマンドの種類とどれだけの間隔の異常を起こしているかの数値を含む仕様違反情報を出力する。
記憶部13は、比較部124から入力された仕様違反情報を記録する。
ここで、コマンド採取部121、カウンタ部122、仕様レジスタ部123、及び、比較部124は、論理回路で構成される。
メモリコントローラ20は、命令発行部21、コマンド発行部22、リトライ命令部23、及び、仕様違反情報受信部24を備える。
命令発行部21は、コマンド発行部22に向けて命令を出力する。命令は、例えば、実行されているプログラムの命令等で構成される。
図2は、命令発行部21から出力する命令の構成の一例を示す。図に示すように、時系列に発行される複数のコマンド列の各コマンドに対して、各コマンド間の間隔を規定する。図は、例えば、AコマンドとBコマンドの間隔が2.0で、BコマンドとCコマンドの間隔が3.0であることを示す。コマンド間の間隔は、例えば、CLK単位で規定する。なお、命令は、必要な情報を包含すればよく、形式は問わない。
コマンド発行部22は、命令発行部21から命令を受信した後、コマンドの信号に変換し、メモリモジュール10へ向けて送信する。
図3は、コマンド列の構成の一例を示す。図は、命令発行部21で規定された図2に示す各コマンドのタイミングをコマンド発行部22で変換した結果であり、時間の経過に従い各コマンドが発行される状態を示したものである。コマンド発行部22は、図3に規定された各コマンド間の間隔に従って、各コマンドを発信する。
リトライ命令部23は、命令発行部21とコマンド発行部22に接続し、命令発行部21からコマンド発行部22に出力された命令を保持する。また、リトライ命令部23は、仕様違反情報を入力すると、保持している命令のコマンド発行部22に対する出力、すなわち、コマンド発行部22に対する命令のリトライが可能である。さらに、保存している命令を修正してリトライすることも可能である。
仕様違反情報受信部24は、メモリモジュール10から各コマンド間の間隔に関する仕様違反情報を受信し、リトライ命令部23に送信する。
ここで、命令発行部21、コマンド発行部22、リトライ命令部23、及び、仕様違反情報受信部24は、論理回路で構成される。
リトライ命令部23の動作には、保持していた命令をそのまま送信(リトライ)する場合、及び、保持していた命令を仕様違反情報に基づいて修正し送信する場合、の2通りがある。
保持していた命令をそのまま送信(リトライ)する場合としては、例えば、メモリコントローラ20とメモリモジュール10の間で、電磁気等による外乱がコマンド信号に一時的に加わり、コマンドの再送信が必要となる場合等が考えられる。
また、保持していた命令を仕様違反情報に基づいて修正し送信する場合としては、命令発行部21でのコマンド間の間隔の設定ミス等が考えられる。
先ず、リトライ命令部23で保持した命令をそのまま送信(リトライ)する場合の動作について説明する。
リトライ命令部23は、仕様違反情報受信部24からの仕様違反情報に基づき、保持していた命令をコマンド発行部に送信する。
コマンド発行部22では、リトライ命令部23から保持していた命令を受信した後、命令をコマンドに変換し、メモリモジュール10にコマンドを送信する。
次に、リトライ命令部23で保持していた命令を仕様違反情報に基づいて修正し送信する場合について説明する。
命令発行部21の命令は、複数のコマンドの各コマンド間の間隔を規定しているが、ここでは、違反しているコマンドの種類が1つに特定され、その直前のコマンドとどれだけの間隔の異常を起こしているかの数値が入力された場合を例に説明する。
リトライ命令部23におけるコマンド間の間隔の修正は、以下の式に基づいて行う。
MT=HT+Δt (1)
ただし、
MT:修正後のコマンド間の間隔
HT:リトライ命令部23で保持していた命令のコマンド間の間隔
Δt:直前のコマンドとどれだけの間隔の異常を起こしているかの数値(チェック装置12からの入力値)
以上により、リトライ命令部23は、コマンド間の間隔を修正した後、コマンド発行部22に向けて、修正されたコマンド間の間隔の情報を含んだ命令を送信する。
図4は、チェック装置12の構成の具体的な例を示す。
コマンド信号14、及び、CLK信号15は、チェック装置12を経由してメモリコントローラ20からメモリモジュール10のメモリ装置11へメモリ装置への出力信号16として送信される。
コマンド信号14は、例えば、図に示す、CKE、/CS、/RAS、/CAS、及び、/WEの5種類とする。
コマンド採取部121は、各コマンド信号14から情報を採取し、カウンタ部122に出力する。
カウンタ部122は、コマンド採取部121から入力された情報より、各コマンド間の間隔をカウントし出力する。また、カウンタ部122は、コマンド間隔のチェックに用いる参照データとして、CLK信号15を採取する。
仕様レジスタ部123は、予め仕様情報を記録しており、コマンド間に必要な値を比較部124に出力する。仕様レジスタ部123は、参照データとしてCLK信号15を採取する。
比較部124は、カウンタ部122の出力と仕様レジスタ部123の出力を比較し、コマンド間の間隔に違反がある場合には仕様違反情報を出力する。
図5は、チェック装置12に記録機能を持たせた例を示す。チェック装置12は、カウンタ部122に接続されたチェック装置内記録部125を包含する。比較部124は、仕様違反の出力を記録部125に記録する。
なお、本実施形態で、メモリ装置11の中にチェック装置12を備える、としてもよい。また、命令のリトライ、または、命令の修正を行わずにコマンドの不具合情報を記録するだけのシステムとする、としてもよい。
本実施形態に係るコマンドチェック機能付きメモリシステム30は、以下に記載するような効果を奏する。
コマンド間の間隔をチェックすることが可能である。その理由は、コマンド間の間隔をカウントし仕様と比較するからである。
<第二の実施形態>
図6は、第二の実施形態に係るコマンドチェック機能付きメモリシステムの構成図である。
本実施形態では、第一の実施形態の構成に、メモリエラー判定部25、及び、AND算出部26を追加する。
メモリエラー判定部25は、メモリモジュール10と接続し、メモリ装置11の情報を受信し、メモリエラーの判定を行う。
AND算出部26は、仕様違反情報受信部24とメモリエラー判定部25に接続し、仕様違反情報受信部24からの仕様違反情報とメモリエラー判定部25からのメモリエラー情報の両方を受け取った時のみ、リトライ命令部23に信号を送信する。すなわち、仕様違反情報があってもメモリエラーが発生していない場合や、メモリエラーが発生していても仕様違反情報が無い場合は、仕様違反の信号を送信しない。
ここで、メモリエラー判定部25、及び、AND算出部26は、論理回路で構成される。
本実施形態に係るコマンドチェック機能付きメモリシステム30は、以下に記載するような効果を奏する。
コマンドのタイミングの不備に起因するメモリエラーの検出精度が向上する。その理由は、コマンドのタイミングの情報、及び、メモリエラーの情報の両方を利用するからである。
<第三の実施形態>
図7は、第三の実施形態に係るチェック装置12の構成図である。
チェック装置12は、コマンド採取部121、カウンタ部122、仕様レジスタ部123、及び、比較部124を備える。
コマンド採取部121は、時系列に発行された複数種類のコマンド列を採取し、カウンタ部122に出力する。
カウンタ部122は、コマンド採取部121から入力した情報から、各コマンド間の間隔をカウントし出力する。
仕様レジスタ部123は、予め仕様情報を記録しており、各コマンド間に必要な間隔を比較部124に出力する。
比較部124は、カウンタ部122の出力と仕様レジスタ部123の出力を比較し、各コマンド間の間隔に違反があった場合には、仕様違反情報を出力する。
本実施形態に係るチェック装置12は、以下に記載するような効果を奏する。
時系列に発行された複数種類のコマンド間の間隔が仕様に違反しているか判定できる。その理由は、コマンド間の間隔をカウントした結果と仕様を比較するからである。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
10 メモリモジュール
11 メモリ装置
12 チェック装置
121 コマンド採取部
122 カウンタ部
123 仕様レジスタ部
124 比較部
125 チェック装置内記録部
13 記録部
14 コマンド信号
15 CLK信号
16 メモリ装置への出力信号
20 メモリコントローラ
21 命令発行部
22 コマンド発行部
23 リトライ命令部
24 仕様違反情報受信部
25 メモリエラー判定部
26 AND算出部
30 コマンドチェック機能付きメモリシステム

Claims (6)

  1. 時系列に発行された複数種類のコマンド列を採取するコマンド採取手段と、
    前記コマンド採取手段から採取した2つのコマンド間の間隔をカウントして出力するカウンタ手段と、
    仕様で決められた2つのコマンド間の間隔を記憶し出力する仕様レジスタ手段と、前記カウンタ手段の出力と前記仕様レジスタ手段の出力を比較し、前記カウンタ手段の出力が前記仕様に違反している場合、違反情報を出力する比較手段と、を備えたチェック装置。
  2. 請求項1に記載のチェック装置、及び、データを保存するメモリ装置、を備えたメモリモジュールと、
    前記メモリ装置、及び、前記チェック装置の前記コマンド採取手段に、前記メモリ装置アクセスの命令に対応した前記コマンド列を送信する、コマンド発行手段と、入力された命令を記憶し、前記チェック装置から前記違反情報を入力すると、記憶している前記命令を前記コマンド発行手段に送信する、リトライ命令手段と、前記コマンド発行手段、及び、前記リトライ命令手段に、前記命令を出力する、命令発行手段と、を備えたメモリコントローラと、を含む、コマンドチェック機能付きメモリシステム。
  3. 前記チェック装置は、前記違反情報に加え、違反を起こしているコマンドの種類とどれだけの間隔の異常を起こしているかの数値を出力し、
    前記命令は、前記複数種類のコマンド列と2つのコマンド間の間隔を規定しており、
    前記リトライ命令手段は、前記種類と前記数値を用いて、記憶している前記命令の前記コマンド間の間隔を修正して、前記コマンド発行手段に送信する、ことを特徴とする、請求項2に記載のコマンドチェック機能付きメモリシステム。
  4. 時系列に発行された複数種類のコマンド列を採取し、
    前記コマンド列の2つのコマンド間の間隔をカウントして出力し、
    仕様で決められた2つのコマンド間の間隔と比較し、前記仕様に違反している場合、違反情報を出力する、方法。
  5. データを保存するメモリ装置アクセスの命令を受信して記憶し、
    前記命令に対応した前記コマンド列を前記メモリ装置に送信して、
    前記方法を実施し、前記違反情報が出力されると、記憶していた前記命令に対応した前記コマンド列を前記メモリ装置に出力する、請求項4の方法。
  6. 前記方法を実施して、違反を起こしているコマンドの種類とどれだけの間隔の異常を起こしているかの数値を出力し、前記種類と前記数値を用いて、記憶していた前記命令のコマンド間の間隔を修正し、修正した前記命令に対応した前記コマンド列を前記メモリ装置に出力する、請求項5の方法。
JP2012073673A 2012-03-28 2012-03-28 チェック装置、コマンドチェック機能付きメモリシステム、及び、方法 Pending JP2013206078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012073673A JP2013206078A (ja) 2012-03-28 2012-03-28 チェック装置、コマンドチェック機能付きメモリシステム、及び、方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012073673A JP2013206078A (ja) 2012-03-28 2012-03-28 チェック装置、コマンドチェック機能付きメモリシステム、及び、方法

Publications (1)

Publication Number Publication Date
JP2013206078A true JP2013206078A (ja) 2013-10-07

Family

ID=49525105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012073673A Pending JP2013206078A (ja) 2012-03-28 2012-03-28 チェック装置、コマンドチェック機能付きメモリシステム、及び、方法

Country Status (1)

Country Link
JP (1) JP2013206078A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015198852A (ja) * 2014-04-10 2015-11-12 株式会社オリンピア 遊技機
JP2019079506A (ja) * 2017-10-19 2019-05-23 三星電子株式会社Samsung Electronics Co.,Ltd. 不揮発性メモリー装置及びその作動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015198852A (ja) * 2014-04-10 2015-11-12 株式会社オリンピア 遊技機
JP2019079506A (ja) * 2017-10-19 2019-05-23 三星電子株式会社Samsung Electronics Co.,Ltd. 不揮発性メモリー装置及びその作動方法
JP7186564B2 (ja) 2017-10-19 2022-12-09 三星電子株式会社 不揮発性メモリー装置及びその作動方法

Similar Documents

Publication Publication Date Title
US10146608B2 (en) Memory module register access
US7900095B2 (en) Memory controller for writing data into and reading data from a memory
CN105679355A (zh) 使用可配置个体时间延迟对数据总线信号的最佳采样
CN100474258C (zh) 计算机可读介质、错误恢复方法和装置、计算机系统
US9645898B2 (en) Storage control device and control device for detecting abnormality of signal line
WO2016022156A1 (en) Error counters on a memory device
CN106647928A (zh) 一种异常时序定位方法、装置及主板
US20140365813A1 (en) Watchdogable register-based i/o
US20220245077A1 (en) Integrated circuit and system control device including same
JP2013206078A (ja) チェック装置、コマンドチェック機能付きメモリシステム、及び、方法
CN103891194A (zh) 测量值传输设备
JP4967088B2 (ja) 故障解析機能を備えた情報処理装置、故障解析方法及び故障解析プログラム
JP5545771B2 (ja) 診断装置、診断方法および診断プログラム診断方法
JP6247247B2 (ja) 制御システム
JP6988092B2 (ja) 並列処理装置およびバーストエラー再現方法
US8051350B2 (en) Serial interface device built-in self test
KR101334111B1 (ko) 쿼드 데이터 레이트(qdr) 제어기 및 그의 실현방법
US20090268736A1 (en) Early header CRC in data response packets with variable gap count
US8671267B2 (en) Monitoring processing time in a shared pipeline
CN109857616B (zh) 一种基于指令的dram控制器带宽效率检测方法
CN100595842C (zh) 存储器接口装置与应用于其上的存储器数据存取方法
CN102414567A (zh) 校正装置、概率密度函数测量装置、抖动测量装置、抖动分离装置、电子器件、校正方法、程序以及记录介质
US20130318390A1 (en) Information processing apparatus, method of measuring delay difference, and computer readable recording medium recorded with delay difference measuring program
US20230317196A1 (en) Command/address channel error detection
JP2012146167A (ja) メモリエラーパターン記録システム、メモリモジュール、及びメモリエラーパターン記録方法