JP2012146167A - メモリエラーパターン記録システム、メモリモジュール、及びメモリエラーパターン記録方法 - Google Patents

Abstract

【課題】コントローラやメモリモジュールを交換してもメモリモジュールに発生したエラーを再現する。
【解決手段】メモリモジュール１が、メモリデバイス１２−１〜１２−Ｎと、メモリデバイス１２−１〜１２−Ｎへのアクセスパターンであってエラーが発生するアクセスパターンを記憶する不揮発性メモリ１７と、コントローラ２によるメモリデバイス１２−１〜１２−Ｎへのアクセスによってエラーが発生したか否かを判定するエラー検出回路１５と、エラー検出回路１５によって、エラーが発生したと判定された場合、不揮発性メモリ１７にコントローラ２によるアクセスパターンを記録するアクセス情報記録回路１６とを備える。
【選択図】図１

Description

本発明は、メモリエラーパターン記録システム、メモリモジュール、及びメモリエラーパターン記録方法に関する。

近年、情報処理機器（特にサーバやストレージ製品）において、情報の高信頼性が要求されている。このような要求に対応するため、情報処理機器に搭載されるメインメモリにおいてエラーが発生した場合、当該エラーを再現し、当該エラーに対する対処を施す必要がある。

しかしながら、発生したエラーが特定のアクセスパターンに依存する物であった場合、当該エラーを再現することが困難であることが多い。なお、特定のアクセスパターンでエラーが発生する原因としては、メインメモリの製造上における微細な欠陥が存在する場合などが挙げられる。

この問題を解決する方法として、特許文献１には、メモリエラーの発生したアクセスパターンをメモリコントローラの不揮発性記憶領域に記録することが開示されている。
また、特許文献２には、メモリエラーを検出して訂正する機能を有するバッファと、エラーの内容を記憶する不揮発記憶領域とを備えることが開示されている。

特開２００８−２１００５３号公報 特開２００９−１８１４２５号公報

しかしながら、特許文献１に記載の方法を用いた場合、メモリコントローラを交換した場合に、メインメモリのエラーの再現ができなくなる問題があり、また、メモリモジュールを交換した場合に、不揮発記憶領域に交換前のメモリモジュールのアクセスパターンが残ってしまうという問題があった。
また、特許文献２に記載の方法では、エラーが発生するアクセスパターンが分からないため、エラーを再現することが困難であるという問題がある。

本発明は上記の課題を解決するためになされたものであり、メモリモジュールと、当該メモリモジュールに設けられたメインメモリへのアクセスを行うコントローラとを備えるメモリエラーパターン記録システムであって、前記メモリモジュールに設けられたメインメモリへのアクセスを行うアクセス部と、前記アクセス部によるアクセスによってエラーが発生したか否かを判定するエラー判定部と、前記エラー判定部によってエラーが発生したと判定された場合、前記メモリモジュールに設けられた不揮発性メモリに前記アクセス部によるアクセスパターンを記録するアクセスパターン記録部とを備えることを特徴とする。

また、本発明は、メモリモジュールと、当該メモリモジュールに設けられたメインメモリへのアクセスを行うコントローラとを用いたメモリエラーパターン記録方法であって、前記コントローラのアクセス部は、前記メモリモジュールに設けられたメインメモリへのアクセスを行い、エラー判定部は、前記アクセス部によるアクセスによってエラーが発生したか否かを判定し、アクセスパターン記録部は、前記エラー判定部によってエラーが発生したと判定された場合、前記メモリモジュールに設けられた不揮発性メモリに前記アクセス部によるアクセスパターンを記録することを特徴とする。

また、本発明は、メインメモリと、前記メインメモリへのアクセスパターンであってエラーが発生するアクセスパターンを記憶する不揮発性メモリと、コントローラによる前記メインメモリへのアクセスによってエラーが発生したか否かを判定するエラー判定部と、前記エラー判定部によってエラーが発生したと判定された場合、前記不揮発性メモリに前記アクセス部によるアクセスパターンを記録するアクセスパターン記録部とを備えることを特徴とするメモリモジュールである。

また、本発明は、メインメモリと、前記メインメモリへのアクセスパターンであってエラーが発生するアクセスパターンを記憶する不揮発性メモリとを備えるメモリモジュールを用いたメモリエラーパターン記録方法であって、エラー判定部は、コントローラによる前記メインメモリへのアクセスによってエラーが発生したか否かを判定し、アクセスパターン記録部は、前記エラー判定部によってエラーが発生したと判定された場合、前記不揮発性メモリに前記アクセス部によるアクセスパターンを記録することを特徴とする。

本発明によれば、エラーが発生するアクセスパターンがメモリモジュールの不揮発性メモリに記録されるので、コントローラを交換した場合にも、交換後のコントローラを用いてメインメモリのエラーを再現することができる。また、メモリモジュールを交換した場合にも、コントローラに交換前のメモリモジュールのエラー情報が残らないため、エラー情報をメモリモジュールごとに適切に記録しておくことができる。

本発明の一実施形態によるメモリエラーパターン記録システムの構成を示す概略ブロック図である。 メモリエラーパターン記録システムの動作を示すフローチャートである。

以下、図面を参照しながら本発明の実施形態について詳しく説明する。
図１は、本発明の一実施形態によるメモリエラーパターン記録システムの構成を示す概略ブロック図である。
メモリエラーパターン記録システムは、メモリモジュール１とコントローラ２とを備える。
メモリモジュール１は、バッファ１１、メモリデバイス１２−１〜１２−Ｎ（メインメモリ）、制御回路１３、アクセス情報格納用メモリ１４、エラー検出回路１５（エラー判定部、エラービット記録部）、アクセス情報記録回路１６（アクセスパターン記録部）、不揮発性メモリ１７を備える。なお、以下メモリデバイス１２−１〜１２−Ｎを総称する場合は、メモリデバイス１２と記載する。

バッファ１１は、コントローラ２からのアドレス、データ、コマンド、クロックなどを示すアクセス信号を一時的に記憶し、アクセス信号が示すメモリデバイス１２に当該アクセス信号を出力する。これにより、当該アクセス信号が示すコマンドとクロックタイミングでデータの授受を行う。なお、このときバッファ１１は、一時的に記憶したアクセス信号を制御回路１３にも出力する。また、バッファ１１は、メモリデバイス１２から受け付けたデータ信号を一時的に記憶し、コントローラ２に出力する。なお、このときバッファ１１は、一時的に記憶したデータ信号をエラー検出回路１５にも出力する。

メモリデバイス１２は、バッファ１１が出力するアクセス信号によってデータの授受が行われる。なお、本明細書では、アクセス信号によるデータの授受を「アクセス」と記載する。
制御回路１３は、バッファ１１から入力したアクセス信号に基づいてメモリデバイス１２へのアクセスが発生するたびにアクセス情報を生成し、当該アクセス情報をアクセス情報格納用メモリ１４に書き込む。
アクセス情報格納用メモリ１４は、制御回路１３が生成したアクセス情報を記憶する。なお、アクセス情報格納用メモリ１４は、その容量が一杯になった場合、古い情報を捨て新しい情報を上書きして記憶する。
エラー検出回路１５は、バッファ１１から入力したデータ信号からエラーの有無を判定し、エラーが検出された場合に、アクセス情報記録回路１６にエラー信号を送信する。このときエラー検出回路１５は、エラービットを検出し、不揮発性メモリ１７にエラービット情報を記録する。
アクセス情報記録回路１６は、エラー検出回路１５からエラー信号を入力すると、アクセス情報格納用メモリ１４が格納するアクセス情報を読み出し、当該アクセス情報を不揮発性メモリ１７に記録する。
不揮発性メモリ１７は、アクセス情報格納用メモリ１４からのアクセス情報とエラー検出回路１５からのエラービット情報を格納し保持する。

コントローラ２は、メモリモジュール１に設けられたメモリデバイス１２に対するアクセス信号を生成し、メモリモジュール１に出力し、メモリモジュール１から当該アクセス信号に対するデータ信号を入力する。また、コントローラ２は、メモリモジュール１に設けられた不揮発性メモリ１７からメモリモジュール１に対するエラーが発生したアクセスパターンを読み出し、当該アクセスパターンのアクセス信号を生成することで、アクセスパターンを再現する。

次に、本実施形態によるメモリエラーパターン記録システムの動作について説明する。
図２は、メモリエラーパターン記録システムの動作を示すフローチャートである。
メモリエラーパターン記録システムが起動すると、コントローラ２は、アドレス、データ、コマンド、クロック等の情報を含むメモリモジュール１へのアクセス信号を生成し、当該アクセス信号をメモリモジュール１に出力する。これにより、メモリモジュール１は、コントローラ２によるメモリデバイス１２へのアクセスが発生したことを検知する（ステップＳ１）。

次に、バッファ１１は、コントローラ２からのアクセス信号を一時的に格納し、格納したアクセス信号によってメモリデバイス１２へのアクセスを行う（ステップＳ２）。具体的には、まず、バッファ１１に格納されたアクセス信号を該当するメモリデバイス１２に出力する。このとき、バッファ１１に格納されたアクセス信号は、制御回路１３にも出力される。次に、メモリデバイス１２はアクセス信号の応答となるデータ信号を出力し、バッファ１１は当該データ信号を一時的に格納する。次に、バッファ１１は格納したデータ信号をコントローラ２に出力する。このとき、バッファ１１に格納されたデータ信号は、エラー検出回路１５に出力される。

次に、制御回路１３は、バッファ１１から入力したアクセス信号に基づいてアクセス情報を生成し、当該アクセス情報をアクセス情報格納用メモリ１４に書き込む。これにより、アクセス情報格納用メモリ１４には、アクセスパターンが記録される（ステップＳ３）。なお、アクセス情報格納用メモリ１４の容量が一杯になった場合、制御回路１３は、アクセス情報格納用メモリ１４に格納されている古い情報を捨て、新しい情報を上書きする。
次に、制御回路１３は、コントローラ２によるメモリデバイス１２へのアクセスが終了したか否かを判定する（ステップＳ４）。制御回路１３は、コントローラ２によるアクセスが終了したと判定した場合（ステップＳ４：ＹＥＳ）、処理を終了する。

他方、制御回路１３が、コントローラ２によるアクセスが終了していないと判定した場合（ステップＳ４：ＮＯ）、エラー検出回路１５は、バッファ１１から入力したデータ信号に基づいて、メモリデバイス１２へのアクセスによってエラーが発生したか否かを判定する（ステップＳ５）。エラー検出回路１５が、エラーが発生していないと判定した場合（ステップＳ５：ＮＯ）、ステップＳ２に戻り、アクセスパターンの記録を継続する。

他方、エラー検出回路１５がエラーの発生を検出した場合（ステップＳ５：ＹＥＳ）、エラー検出回路１５は、アクセス情報記録回路１６にエラー信号を出力する。また、エラー検出回路１５は、データ信号に基づいてエラービットを検出し、当該エラービットの位置を示すエラービット情報を生成し、不揮発性メモリ１７に記録する（ステップＳ６）。また、エラー検出回路１５からエラー信号を入力したアクセス情報記録回路１６は、アクセス情報格納用メモリ１４に格納されたアクセス情報を不揮発性メモリ１７に記録する（ステップＳ７）。

このように、本実施形態によれば、メモリモジュール１内部の不揮発性メモリ１７にエラービット情報とエラー発生時のアクセスパターンを格納する。これにより、コントローラ２は、エラービットの特定および、エラー発生時のアクセスパターンの再現を容易することができる。具体的には、コントローラ２は、メモリモジュール１の不揮発性メモリ１７に格納されたアクセス情報及びエラービット情報を読み出し、当該アクセス情報が示すアクセスパターンでメモリデバイス１２へのアクセスを行うことで、エラーの再現を行うことができる。また、当該アクセスによって発生したエラービットがエラービット情報が示す位置と同じであるか否かを判定することで、エラーの検証を行うことができる。

加えて、情報格納場所を不揮発性メモリ１７にすることで一旦コントローラ２の電源を落としても情報を保持しているのでコントローラ２を変更してもエラー箇所とエラー発生条件を呼び出すことができる。具体的には、ユーザは、エラーが発生し戻ってきたメモリモジュール１を用いてエラー時のアクセスパターンを再現することができるため、解析のスピードアップを図ることが出来る。

また、本実施形態によれば、アクセス情報及びエラービット情報はメモリモジュール１の不揮発性メモリ１７に記録されるため、コントローラ２を交換した場合にも、交換後のコントローラ２を用いてメインメモリのエラーを再現することができる。また、メモリモジュール１を交換した場合にも、交換前のメモリモジュール１のエラー情報と交換後のメモリモジュール１のエラー情報とが混交することがない。

以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
例えば、本実施形態では、制御回路１３、エラー検出回路１５、アクセス情報格納用メモリ１４、アクセス情報記録回路１６をメモリモジュール１に備える場合を説明したが、これに限られず、バッファ１１、メモリデバイス１２、不揮発性メモリ１７以外の構成は、メモリモジュール１とコントローラ２の何れに設けられていても良い。例えば、メモリモジュール１が、制御回路１３、エラー検出回路１５、アクセス情報格納用メモリ１４、アクセス情報記録回路１６を備えず、コントローラ２の機能として、制御回路１３に相当する機能、エラー検出回路１５に相当する機能、アクセス情報格納用メモリ１４、アクセス情報記録回路１６に相当する機能を備えていても良い。

１…メモリモジュール ２…コントローラ １１…バッファ １２…メモリデバイス １３…制御回路 １４…アクセス情報格納用メモリ １５…エラー検出回路 １６…アクセス情報記録回路 １７…不揮発性メモリ

Claims (6)

1. メモリモジュールと、当該メモリモジュールに設けられたメインメモリへのアクセスを行うコントローラとを備えるメモリエラーパターン記録システムであって、
   前記メモリモジュールに設けられたメインメモリへのアクセスを行うアクセス部と、
   前記アクセス部によるアクセスによってエラーが発生したか否かを判定するエラー判定部と、
   前記エラー判定部によってエラーが発生したと判定された場合、前記メモリモジュールに設けられた不揮発性メモリに前記アクセス部によるアクセスパターンを記録するアクセスパターン記録部と
   を備えることを特徴とするメモリエラーパターン記録システム。
2. 前記エラー判定部によってエラーが発生したと判定された場合、前記メインメモリにおけるエラービットを検出し、当該エラービットの情報を前記不揮発性メモリに記録するエラービット記録部を備えることを特徴とする請求項１に記載のメモリエラーパターン記録システム。
3. メモリモジュールと、当該メモリモジュールに設けられたメインメモリへのアクセスを行うコントローラとを用いたメモリエラーパターン記録方法であって、
   前記コントローラのアクセス部は、前記メモリモジュールに設けられたメインメモリへのアクセスを行い、
   エラー判定部は、前記アクセス部によるアクセスによってエラーが発生したか否かを判定し、
   アクセスパターン記録部は、前記エラー判定部によってエラーが発生したと判定された場合、前記メモリモジュールに設けられた不揮発性メモリに前記アクセス部によるアクセスパターンを記録する
   ことを特徴とするメモリエラーパターン記録方法。
4. メインメモリと、
   前記メインメモリへのアクセスパターンであってエラーが発生するアクセスパターンを記憶する不揮発性メモリと、
   コントローラによる前記メインメモリへのアクセスによってエラーが発生したか否かを判定するエラー判定部と、
   前記エラー判定部によってエラーが発生したと判定された場合、前記不揮発性メモリに前記コントローラによるアクセスパターンを記録するアクセスパターン記録部と
   を備えることを特徴とするメモリモジュール。
5. 前記エラー判定部によってエラーが発生したと判定された場合、前記メインメモリにおけるエラービットを検出し、当該エラービットの情報を前記不揮発性メモリに記録するエラービット記録部を備えることを特徴とする請求項４に記載のメモリモジュール。
6. メインメモリと、前記メインメモリへのアクセスパターンであってエラーが発生するアクセスパターンを記憶する不揮発性メモリとを備えるメモリモジュールを用いたメモリエラーパターン記録方法であって、
   エラー判定部は、コントローラによる前記メインメモリへのアクセスによってエラーが発生したか否かを判定し、
   アクセスパターン記録部は、前記エラー判定部によってエラーが発生したと判定された場合、前記不揮発性メモリに前記コントローラによるアクセスパターンを記録する
   ことを特徴とするメモリエラーパターン記録方法。

Images