JP2002073427A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JP2002073427A JP2002073427A JP2000262132A JP2000262132A JP2002073427A JP 2002073427 A JP2002073427 A JP 2002073427A JP 2000262132 A JP2000262132 A JP 2000262132A JP 2000262132 A JP2000262132 A JP 2000262132A JP 2002073427 A JP2002073427 A JP 2002073427A
- Authority
- JP
- Japan
- Prior art keywords
- error
- ecc
- memory error
- processing
- bios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 発生したＥＣＣエラー内容を正確に知ること
ができ、システムの信頼性を向上できるデータ処理シス
テムを提供する。 【解決手段】 ＥＣＣ制御回路がメモリエラー発生を検
出した場合にこれを根拠に周辺制御部２５から発生され
たＢＩＯＳ切替信号を利用して制御権をＯＳからＢＩＯ
Ｓに切替可能に形成し、自動修復可能な１ビットメモリ
エラー発生の場合はＢＩＯＳに付加されたＥＣＣメモリ
エラー処理モジュールに当該１ビットメモリエラーのロ
グ処理を実行させかつログ処理実行後に制御権をＯＳに
戻し切替可能であるとともに、自動修復不能な２ビット
以上のメモリエラー発生の場合には該ＥＣＣメモリエラ
ー処理モジュールに当該２ビット以上メモリエラーのロ
グ処理を実行させかつログ処理実行後に制御権をＯＳに
戻し切替えしてアプリケーションによるデータ処理の遂
行を中止しかつシステムエラー警告メッセージを発行し
た後に、動作停止可能に形成されている。
ができ、システムの信頼性を向上できるデータ処理シス
テムを提供する。 【解決手段】 ＥＣＣ制御回路がメモリエラー発生を検
出した場合にこれを根拠に周辺制御部２５から発生され
たＢＩＯＳ切替信号を利用して制御権をＯＳからＢＩＯ
Ｓに切替可能に形成し、自動修復可能な１ビットメモリ
エラー発生の場合はＢＩＯＳに付加されたＥＣＣメモリ
エラー処理モジュールに当該１ビットメモリエラーのロ
グ処理を実行させかつログ処理実行後に制御権をＯＳに
戻し切替可能であるとともに、自動修復不能な２ビット
以上のメモリエラー発生の場合には該ＥＣＣメモリエラ
ー処理モジュールに当該２ビット以上メモリエラーのロ
グ処理を実行させかつログ処理実行後に制御権をＯＳに
戻し切替えしてアプリケーションによるデータ処理の遂
行を中止しかつシステムエラー警告メッセージを発行し
た後に、動作停止可能に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＯＳ制御権下でア
プリケーションを起動してデータ処理可能かつＥＣＣメ
モリに１ビットメモリエラーが発生したことを検出した
場合に当該エラーデータを自動的に修復可能なＥＣＣ制
御回路を具備するデータ処理システムに関する。
プリケーションを起動してデータ処理可能かつＥＣＣメ
モリに１ビットメモリエラーが発生したことを検出した
場合に当該エラーデータを自動的に修復可能なＥＣＣ制
御回路を具備するデータ処理システムに関する。
【０００２】
【従来の技術】図４において、データ処理システムは、
ＣＰＵ（例えば、ＰIII…インテル社の登録商標）１
０，ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ
Ｓｙｓｔｅｍ）１５Ｐ，制御部２０Ｐ，ＥＣＣ（Ｅｒ
ｒｏｒ ＣｏｒｒｅｃｔｉｎｇＣｏｄｅ）メインメモリ
３０，画像処理カード（例えば、ＡＧＰ２Ｘ）４０，画
面４５，複数のＰＣＩスロット５０および外部システム
マネージメント割込信号発生回路１を含み、ＯＳ制御権
下で例えばＨＤＤに格納されかつＲＡＭに展開されたア
プリケーションを駆動してデータ処理を遂行することが
できる。
ＣＰＵ（例えば、ＰIII…インテル社の登録商標）１
０，ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ
Ｓｙｓｔｅｍ）１５Ｐ，制御部２０Ｐ，ＥＣＣ（Ｅｒ
ｒｏｒ ＣｏｒｒｅｃｔｉｎｇＣｏｄｅ）メインメモリ
３０，画像処理カード（例えば、ＡＧＰ２Ｘ）４０，画
面４５，複数のＰＣＩスロット５０および外部システム
マネージメント割込信号発生回路１を含み、ＯＳ制御権
下で例えばＨＤＤに格納されかつＲＡＭに展開されたア
プリケーションを駆動してデータ処理を遂行することが
できる。
【０００３】制御部２０Ｐは、ＥＣＣ制御回路を含むＣ
ＰＵ・メモリ・画像制御部［例えば、ノースブリッジ
（８２４４３ＢＸ）］２１Ｐおよび周辺制御部［例え
ば、サウスブリッジ（８２３７１ＥＢ）］２５Ｐから構
成されている。
ＰＵ・メモリ・画像制御部［例えば、ノースブリッジ
（８２４４３ＢＸ）］２１Ｐおよび周辺制御部［例え
ば、サウスブリッジ（８２３７１ＥＢ）］２５Ｐから構
成されている。
【０００４】すなわち、ＯＳ制御権下でアプリケーショ
ンを起動してデータ処理可能で、ＥＣＣメモリ（３０）
に１ビットメモリエラーが発生したことを検出した場合
に、当該エラーデータを自動的に修復可能なＥＣＣ制御
回路（２１Ｐ）を具備する。なお、ＯＳとして採択され
る市販ＯＳ［例えば、Ｗｉｎｄｏｗｓ ＮＴ（マイクロ
ソフト社の登録商標）］には、ＥＣＣメモリエラーの記
録（ログ）機能がない。
ンを起動してデータ処理可能で、ＥＣＣメモリ（３０）
に１ビットメモリエラーが発生したことを検出した場合
に、当該エラーデータを自動的に修復可能なＥＣＣ制御
回路（２１Ｐ）を具備する。なお、ＯＳとして採択され
る市販ＯＳ［例えば、Ｗｉｎｄｏｗｓ ＮＴ（マイクロ
ソフト社の登録商標）］には、ＥＣＣメモリエラーの記
録（ログ）機能がない。
【０００５】説明便宜のための動作説明用フロチャート
でソフトウエアのみならずハードウエアの動作をも含む
ものとして表現した図６において、電源Ｏｎ時にＢＩＯ
Ｓ１５Ｐでシステムエラー信号（ＳＥＲＲ＃）をＰｕｌ
ｓｅモードに設定（ＳＴ２０）しておく。ＥＣＣメイン
メモリ３０に１ビットエラーが発生すると、ＣＰＵ・メ
モリ・画像制御部２１Ｐ内のＥＣＣ制御回路（２１Ｐ）
は、化けたデータを自動的に修復する。この場合、シス
テムエラー信号（ＳＥＲＲ＃）は、発生されない。
でソフトウエアのみならずハードウエアの動作をも含む
ものとして表現した図６において、電源Ｏｎ時にＢＩＯ
Ｓ１５Ｐでシステムエラー信号（ＳＥＲＲ＃）をＰｕｌ
ｓｅモードに設定（ＳＴ２０）しておく。ＥＣＣメイン
メモリ３０に１ビットエラーが発生すると、ＣＰＵ・メ
モリ・画像制御部２１Ｐ内のＥＣＣ制御回路（２１Ｐ）
は、化けたデータを自動的に修復する。この場合、シス
テムエラー信号（ＳＥＲＲ＃）は、発生されない。
【０００６】しかし、２ビット以上のエラーが発生した
場合（ＳＴ２１）には、ＣＰＵ・メモリ・画像制御部
（ＥＣＣ制御回路）２１Ｐが、システムエラー信号（Ｓ
ＥＲＲ＃）を発生する［図５（Ａ）参照］。つまり、周
辺制御部２５Ｐにその旨を知らせる（ＳＴ２２）。
場合（ＳＴ２１）には、ＣＰＵ・メモリ・画像制御部
（ＥＣＣ制御回路）２１Ｐが、システムエラー信号（Ｓ
ＥＲＲ＃）を発生する［図５（Ａ）参照］。つまり、周
辺制御部２５Ｐにその旨を知らせる（ＳＴ２２）。
【０００７】すると、周辺制御部２５Ｐは、処理優先度
がシステムマネージメント割込信号（ＳＭＩ）よりも低
い監視通知割込信号（ＮＭＩ）を発生［図５（Ｂ）参
照］してＯＳに知らせる（ＳＴ２３）。かくして、ＣＰ
Ｕ１０は、アプリケーションによるデータ処理［図５
（Ｃ）参照］をメモリエラー処理に切替える（ＳＴ２
４）。化けた２ビット以上のデータは自動的に修復され
ることはない。そして、メモリエラー処理後に動作を停
止（システムストップ）する。
がシステムマネージメント割込信号（ＳＭＩ）よりも低
い監視通知割込信号（ＮＭＩ）を発生［図５（Ｂ）参
照］してＯＳに知らせる（ＳＴ２３）。かくして、ＣＰ
Ｕ１０は、アプリケーションによるデータ処理［図５
（Ｃ）参照］をメモリエラー処理に切替える（ＳＴ２
４）。化けた２ビット以上のデータは自動的に修復され
ることはない。そして、メモリエラー処理後に動作を停
止（システムストップ）する。
【０００８】なお、外部システムマネージメント割込信
号発生回路１で、外部システムマネージメント割込信号
（ＥＸＴＳＭＩ＃）を利用してシステムマネージメント
割込信号（ＳＭＩ）を発生させることによりシステムマ
ネージメント関連業務（例えば、省電力モードへの切替
え，復帰）を行う。
号発生回路１で、外部システムマネージメント割込信号
（ＥＸＴＳＭＩ＃）を利用してシステムマネージメント
割込信号（ＳＭＩ）を発生させることによりシステムマ
ネージメント関連業務（例えば、省電力モードへの切替
え，復帰）を行う。
【０００９】
【発明が解決しようとする課題】ところで、かかるデー
タ処理装置（例えば、パソコン，ＰＯＳ等）で遂行する
データ処理の中には、エラーデータの原因究明やその再
生をする必要性が乏しくかつ早期の再起動を可能にする
方が好ましいとするシステムが存在する一方において、
エラーデータの原因究明およびその再生が必要とされ、
さらに当該エラーの再発生防止が重要なものがある。
タ処理装置（例えば、パソコン，ＰＯＳ等）で遂行する
データ処理の中には、エラーデータの原因究明やその再
生をする必要性が乏しくかつ早期の再起動を可能にする
方が好ましいとするシステムが存在する一方において、
エラーデータの原因究明およびその再生が必要とされ、
さらに当該エラーの再発生防止が重要なものがある。
【００１０】例えば、各種の店舗に配設された商品登録
および登録商品に関する会計処理を含む商品販売データ
処理（ＰＯＳ）システムでは、不特定多人数の顧客を対
象としていることから、エラー発生により一旦消失した
データを再現・再生することは非常に困難である。
および登録商品に関する会計処理を含む商品販売データ
処理（ＰＯＳ）システムでは、不特定多人数の顧客を対
象としていることから、エラー発生により一旦消失した
データを再現・再生することは非常に困難である。
【００１１】このように、ＥＣＣ制御回路を具備するデ
ータ処理システムにおいて、致命的なＥＣＣエラー障害
の発生する以前に使用者・システム管理者等が素早く対
応できる様に構築できれば、使用者側によるシステムの
信頼性を向上できる筈である。
ータ処理システムにおいて、致命的なＥＣＣエラー障害
の発生する以前に使用者・システム管理者等が素早く対
応できる様に構築できれば、使用者側によるシステムの
信頼性を向上できる筈である。
【００１２】本発明の目的は、発生したＥＣＣエラー内
容を正確に知ることができ、システムの信頼性を一段と
向上できるデータ処理システムを提供することにある。
容を正確に知ることができ、システムの信頼性を一段と
向上できるデータ処理システムを提供することにある。
【００１３】
【課題を解決するための手段】請求項１の発明は、ＯＳ
制御権下でアプリケーションを起動してデータ処理可能
かつＥＣＣメモリに１ビットメモリエラーが発生したこ
とを検出した場合に当該エラーデータを自動的に修復可
能なＥＣＣ制御回路を具備するデータ処理システムにお
いて、ＥＣＣ制御回路がメモリエラー発生を検出した場
合にこれを根拠に周辺制御部から発生されたＢＩＯＳ切
替信号を利用して制御権を前記ＯＳからＢＩＯＳに切替
可能に形成するとともに、１ビットのメモリエラー発生
の場合でかつＢＩＯＳへの切替後に当該ＢＩＯＳに付加
されたＥＣＣメモリエラー処理モジュールに当該１ビッ
トメモリエラーをログするログ処理を実行させかつログ
処理実行後に制御権を前記ＯＳに戻し切替可能に形成
し、２ビット以上のメモリエラー発生の場合でかつＢＩ
ＯＳへの切替後に当該ＢＩＯＳに付加されたＥＣＣメモ
リエラー処理モジュールに当該２ビット以上メモリエラ
ーをログするログ処理を実行させかつログ処理実行後に
制御権を前記ＯＳに戻し切替可能に形成するとともに前
記ＯＳで前記アプリケーションによるデータ処理の遂行
を中止しかつシステムエラー警告メッセージを発行して
動作停止可能に形成されたデータ処理システムである。
制御権下でアプリケーションを起動してデータ処理可能
かつＥＣＣメモリに１ビットメモリエラーが発生したこ
とを検出した場合に当該エラーデータを自動的に修復可
能なＥＣＣ制御回路を具備するデータ処理システムにお
いて、ＥＣＣ制御回路がメモリエラー発生を検出した場
合にこれを根拠に周辺制御部から発生されたＢＩＯＳ切
替信号を利用して制御権を前記ＯＳからＢＩＯＳに切替
可能に形成するとともに、１ビットのメモリエラー発生
の場合でかつＢＩＯＳへの切替後に当該ＢＩＯＳに付加
されたＥＣＣメモリエラー処理モジュールに当該１ビッ
トメモリエラーをログするログ処理を実行させかつログ
処理実行後に制御権を前記ＯＳに戻し切替可能に形成
し、２ビット以上のメモリエラー発生の場合でかつＢＩ
ＯＳへの切替後に当該ＢＩＯＳに付加されたＥＣＣメモ
リエラー処理モジュールに当該２ビット以上メモリエラ
ーをログするログ処理を実行させかつログ処理実行後に
制御権を前記ＯＳに戻し切替可能に形成するとともに前
記ＯＳで前記アプリケーションによるデータ処理の遂行
を中止しかつシステムエラー警告メッセージを発行して
動作停止可能に形成されたデータ処理システムである。
【００１４】かかる発明では、ＥＣＣ制御回路がメモリ
エラーが発生したことを検出した場合、周辺制御部は、
例えばＥＣＣ制御回路から出力されたシステムエラー信
号を根拠にＢＩＯＳ切替信号を発生する。かくして、発
生されたＢＩＯＳ切替信号を利用して、制御権をＯＳか
らＢＩＯＳに切替える。
エラーが発生したことを検出した場合、周辺制御部は、
例えばＥＣＣ制御回路から出力されたシステムエラー信
号を根拠にＢＩＯＳ切替信号を発生する。かくして、発
生されたＢＩＯＳ切替信号を利用して、制御権をＯＳか
らＢＩＯＳに切替える。
【００１５】ここに、１ビットのメモリエラー発生の場
合は、ＢＩＯＳへの切替後に当該ＢＩＯＳに付加された
ＥＣＣメモリエラー処理モジュールが、当該１ビットメ
モリエラーをログする。つまり、１ビットメモリエラー
データを自動的に修復できるが後にエラー発生状況（発
生箇所，発生内容等）を把握可能とするためにログ処理
を実行するわけである。そして、このログ処理実行後に
制御権をＯＳに戻し切替えする。データ処理の遂行中止
かつシステムエラー警告メッセージ発行や動作停止は行
わない。
合は、ＢＩＯＳへの切替後に当該ＢＩＯＳに付加された
ＥＣＣメモリエラー処理モジュールが、当該１ビットメ
モリエラーをログする。つまり、１ビットメモリエラー
データを自動的に修復できるが後にエラー発生状況（発
生箇所，発生内容等）を把握可能とするためにログ処理
を実行するわけである。そして、このログ処理実行後に
制御権をＯＳに戻し切替えする。データ処理の遂行中止
かつシステムエラー警告メッセージ発行や動作停止は行
わない。
【００１６】一方、２ビット以上のメモリエラーが発生
したことを検出した場合には、ＢＩＯＳへの切替後に当
該ＢＩＯＳに付加されたＥＣＣメモリエラー処理モジュ
ールが、当該２ビット以上のメモリエラーをログする。
当該エラーデータの自動修復はされない。
したことを検出した場合には、ＢＩＯＳへの切替後に当
該ＢＩＯＳに付加されたＥＣＣメモリエラー処理モジュ
ールが、当該２ビット以上のメモリエラーをログする。
当該エラーデータの自動修復はされない。
【００１７】そして、このメモリエラーのログ処理実行
後に制御権をＯＳに戻し切替えして、アプリケーション
によるデータ処理の遂行を中止しかつシステムエラー警
告メッセージを発行してから、動作を停止（システムス
トップ）させる。
後に制御権をＯＳに戻し切替えして、アプリケーション
によるデータ処理の遂行を中止しかつシステムエラー警
告メッセージを発行してから、動作を停止（システムス
トップ）させる。
【００１８】したがって、発生にしたがってログされた
ＥＣＣエラー内容を正確に知ることができるから、致命
的なＥＣＣエラー障害の発生する以前に使用者・システ
ム管理者等が素早く対応できかつ、システムの信頼性を
一段と向上できる。
ＥＣＣエラー内容を正確に知ることができるから、致命
的なＥＣＣエラー障害の発生する以前に使用者・システ
ム管理者等が素早く対応できかつ、システムの信頼性を
一段と向上できる。
【００１９】また、請求項２の発明は、前記データ処理
が商品登録および登録商品に関する会計処理を含む商品
販売データ処理とされているデータ処理システムであ
る。
が商品登録および登録商品に関する会計処理を含む商品
販売データ処理とされているデータ処理システムであ
る。
【００２０】かかる発明では、ＯＳはアプリケーション
（商品販売データ処理プログラム）に従い商品登録およ
び登録商品に関する会計処理を含む商品販売データ処理
を実行する。したがって、請求項１の発明の場合と同様
な作用効果を奏することができることに加え、さらに不
特定多人数の顧客を対象としているデータのエラー再発
生を未然に防止できるから、店舗等における安定した運
用を保障でき、信頼性を一段と高められる。
（商品販売データ処理プログラム）に従い商品登録およ
び登録商品に関する会計処理を含む商品販売データ処理
を実行する。したがって、請求項１の発明の場合と同様
な作用効果を奏することができることに加え、さらに不
特定多人数の顧客を対象としているデータのエラー再発
生を未然に防止できるから、店舗等における安定した運
用を保障でき、信頼性を一段と高められる。
【００２１】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００２２】本データ処理システムは、図１に示す如
く、基本的構成［１０，２０（Ｐ），３０４０，５０
等］が従来例の場合（図４）の場合と同様とされている
が、さらにＥＣＣ制御回路（２１）がメモリエラー発生
を検出した場合にこれを根拠に周辺制御部２５から発生
されたＢＩＯＳ切替信号（ＳＭＩ）を利用して制御権を
ＯＳ（１０）からＢＩＯＳ１５に切替可能に形成し、自
動修復可能な１ビットメモリエラー発生の場合はＢＩＯ
Ｓに付加されたＥＣＣメモリエラー処理モジュール（１
５）に当該１ビットメモリエラーのログ処理を実行させ
かつログ処理実行後に制御権をＯＳ（１０）に戻し切替
可能であるとともに、自動修復不能な２ビット以上のメ
モリエラー発生の場合には該ＥＣＣメモリエラー処理モ
ジュール（１５）に当該２ビット以上メモリエラーのロ
グ処理を実行させかつログ処理実行後に制御権をＯＳ
（１０）に戻し切替してアプリケーションによるデータ
処理の遂行を中止しかつシステムエラー警告メッセージ
を発行してから動作を停止させることができるように形
成されている。
く、基本的構成［１０，２０（Ｐ），３０４０，５０
等］が従来例の場合（図４）の場合と同様とされている
が、さらにＥＣＣ制御回路（２１）がメモリエラー発生
を検出した場合にこれを根拠に周辺制御部２５から発生
されたＢＩＯＳ切替信号（ＳＭＩ）を利用して制御権を
ＯＳ（１０）からＢＩＯＳ１５に切替可能に形成し、自
動修復可能な１ビットメモリエラー発生の場合はＢＩＯ
Ｓに付加されたＥＣＣメモリエラー処理モジュール（１
５）に当該１ビットメモリエラーのログ処理を実行させ
かつログ処理実行後に制御権をＯＳ（１０）に戻し切替
可能であるとともに、自動修復不能な２ビット以上のメ
モリエラー発生の場合には該ＥＣＣメモリエラー処理モ
ジュール（１５）に当該２ビット以上メモリエラーのロ
グ処理を実行させかつログ処理実行後に制御権をＯＳ
（１０）に戻し切替してアプリケーションによるデータ
処理の遂行を中止しかつシステムエラー警告メッセージ
を発行してから動作を停止させることができるように形
成されている。
【００２３】なお、従来例の場合（図１）と共通する部
分については同一の符号を付し、それらの説明について
は簡略化または省略する。
分については同一の符号を付し、それらの説明について
は簡略化または省略する。
【００２４】すなわち、ＳＭＩ発生回路（５，７→２
５）とＢＩＯＳ１５内に実装されたソフトＥＣＣメモリ
エラー処理モジュール（１５）とを設け、１ビットエラ
ー検出でログを採り、２以上のビットエラーの場合には
ビットエラー検出でログを採りかつ動作停止（データ処
理の遂行中止およびシステムエラー警告メッセージ発行
を含む。）するように構築してある。
５）とＢＩＯＳ１５内に実装されたソフトＥＣＣメモリ
エラー処理モジュール（１５）とを設け、１ビットエラ
ー検出でログを採り、２以上のビットエラーの場合には
ビットエラー検出でログを採りかつ動作停止（データ処
理の遂行中止およびシステムエラー警告メッセージ発行
を含む。）するように構築してある。
【００２５】図１において、制御部２０の一部を構成し
かつＥＣＣ制御回路を含むＣＰＵ・メモリ・画像制御部
［例えば、ノースブリッジ（８２４４３ＢＸ）］２１
は、１ビットメモリエラーが発生したことを検出した場
合に、当該エラーデータを自動的に修復可能であるとと
もにシステムエラー信号（ＢＸ＿ＳＥＲＲ＃）を出力
［図２（Ａ）を参照］する。
かつＥＣＣ制御回路を含むＣＰＵ・メモリ・画像制御部
［例えば、ノースブリッジ（８２４４３ＢＸ）］２１
は、１ビットメモリエラーが発生したことを検出した場
合に、当該エラーデータを自動的に修復可能であるとと
もにシステムエラー信号（ＢＸ＿ＳＥＲＲ＃）を出力
［図２（Ａ）を参照］する。
【００２６】このシステムエラー信号（ＢＸ＿ＳＥＲＲ
＃）は、２ビットメモリエラーが発生したことを検出し
た場合［図２（Ａ）を参照］にも発生される。
＃）は、２ビットメモリエラーが発生したことを検出し
た場合［図２（Ａ）を参照］にも発生される。
【００２７】ＳＭＩ発生回路の一部を構成するＡＮＤ回
路（システムマネージメント割込信号発生回路）５は、
このシステムエラー信号（ＢＸ＿ＳＥＲＲ＃）が入力さ
れた場合でかつ外部システムマネージメント割込信号発
生回路１から外部システムマネージメント割込信号（Ｅ
ＸＴＳＭＩ＃…Ｅｘｔｅｒｎａｌ Ｓｙｓｔｅｍ Ｍａ
ｎａｇｅｍｅｎｔ Ｉｎｔｅｒｒｕｐｔ）が発生されて
いる場合に、周辺制御部２５へ外部システムマネージメ
ント割込信号（ＥＸＴＳＭＩ＃）を出力する。
路（システムマネージメント割込信号発生回路）５は、
このシステムエラー信号（ＢＸ＿ＳＥＲＲ＃）が入力さ
れた場合でかつ外部システムマネージメント割込信号発
生回路１から外部システムマネージメント割込信号（Ｅ
ＸＴＳＭＩ＃…Ｅｘｔｅｒｎａｌ Ｓｙｓｔｅｍ Ｍａ
ｎａｇｅｍｅｎｔ Ｉｎｔｅｒｒｕｐｔ）が発生されて
いる場合に、周辺制御部２５へ外部システムマネージメ
ント割込信号（ＥＸＴＳＭＩ＃）を出力する。
【００２８】ＳＭＩ発生回路の他の一部を構成するシス
テムエラー信号タイミング発生回路７は、ＢＯＩＳ（Ｅ
ＣＣメモリエラー処理モジュール）１５が２ビット以上
のエラーログ処理終了後に発生されるソフト制御可能な
ＩＯピンを利用してシステムエラー信号（ＳＥＲＲ＃…
Ｓｙｓｔｅｍ Ｅｒｒｏｒ）を出力［図２（Ｃ）〜
（Ｅ）を参照］する。
テムエラー信号タイミング発生回路７は、ＢＯＩＳ（Ｅ
ＣＣメモリエラー処理モジュール）１５が２ビット以上
のエラーログ処理終了後に発生されるソフト制御可能な
ＩＯピンを利用してシステムエラー信号（ＳＥＲＲ＃…
Ｓｙｓｔｅｍ Ｅｒｒｏｒ）を出力［図２（Ｃ）〜
（Ｅ）を参照］する。
【００２９】かくして、周辺制御部２５は、ＳＭＩ発生
回路としても働いて監視通知割込信号（ＮＭＩ）を発生
［図２（Ｆ）参照］することによりＯＳに知らせ、制御
権［図２（Ｆ），（Ｃ）を参照］をＢＩＯＳ１５からＣ
ＰＵ１０に切り替える。ＯＳは、アプリケーションによ
るデータ処理をメモリエラー処理に切替える。その後に
動作を停止（システムストップ）する。
回路としても働いて監視通知割込信号（ＮＭＩ）を発生
［図２（Ｆ）参照］することによりＯＳに知らせ、制御
権［図２（Ｆ），（Ｃ）を参照］をＢＩＯＳ１５からＣ
ＰＵ１０に切り替える。ＯＳは、アプリケーションによ
るデータ処理をメモリエラー処理に切替える。その後に
動作を停止（システムストップ）する。
【００３０】かかる実施形態では、電源Ｏｎ時（直後）
に、ＢＩＯＳ１５は、システムエラー信号（ＢＸ＿ＳＥ
ＲＲ＃）をＬｅｖｅｌモードに設定（図３のＳＴ１０）
して、ＯＳ（この実施形態では、Ｗｉｎｄｏｗｓ Ｎ
Ｔ）を立上げる。ＯＳは、メインメモリ（１０）に常駐
される。
に、ＢＩＯＳ１５は、システムエラー信号（ＢＸ＿ＳＥ
ＲＲ＃）をＬｅｖｅｌモードに設定（図３のＳＴ１０）
して、ＯＳ（この実施形態では、Ｗｉｎｄｏｗｓ Ｎ
Ｔ）を立上げる。ＯＳは、メインメモリ（１０）に常駐
される。
【００３１】ＥＣＣ制御回路（２１）は、メモリエラー
発生を検出した場合（ＳＴ１１）には、システムエラー
信号（ＢＸ＿ＳＥＲＲ＃）をレベルローにする。周辺制
御部２５は、ローであるシステムエラー信号（ＢＸ＿Ｓ
ＥＲＲ＃）を根拠としてＡＮＤ回路５から出力されたレ
ベルローの外部システムマネージメント割込信号（ＥＸ
ＴＳＭＩ）によって、ＢＩＯＳ切替信号であるシステム
マネージメント割込信号（ＳＭＩ…Ｓｙｓｔｅｍ Ｍａ
ｎａｇｅｍｅｎｔ Ｉｎｔｅｒｒｕｐｔ）を発生する
（ＳＴ１２）。
発生を検出した場合（ＳＴ１１）には、システムエラー
信号（ＢＸ＿ＳＥＲＲ＃）をレベルローにする。周辺制
御部２５は、ローであるシステムエラー信号（ＢＸ＿Ｓ
ＥＲＲ＃）を根拠としてＡＮＤ回路５から出力されたレ
ベルローの外部システムマネージメント割込信号（ＥＸ
ＴＳＭＩ）によって、ＢＩＯＳ切替信号であるシステム
マネージメント割込信号（ＳＭＩ…Ｓｙｓｔｅｍ Ｍａ
ｎａｇｅｍｅｎｔ Ｉｎｔｅｒｒｕｐｔ）を発生する
（ＳＴ１２）。
【００３２】かくして、発生されたＢＩＯＳ切替信号
（ＳＭＩ）を利用して、制御権をＯＳからＢＩＯＳ１５
のＥＣＣメモリエラー処理（ログ取り）ソフトモジュー
ルに強制的に移転させる（ＳＴ１３）。
（ＳＭＩ）を利用して、制御権をＯＳからＢＩＯＳ１５
のＥＣＣメモリエラー処理（ログ取り）ソフトモジュー
ルに強制的に移転させる（ＳＴ１３）。
【００３３】ここに、ＢＩＯＳ１５のＥＣＣメモリエラ
ー処理モジュール（ＳＭＩソフトモジュール）は、ＥＣ
Ｃ制御回路（２１）内部のＥＣＣメモリエラーステータ
スによって、１ビットエラーあるいは２ビット以上のエ
ラーを判別する。
ー処理モジュール（ＳＭＩソフトモジュール）は、ＥＣ
Ｃ制御回路（２１）内部のＥＣＣメモリエラーステータ
スによって、１ビットエラーあるいは２ビット以上のエ
ラーを判別する。
【００３４】すなわち、１ビットのメモリエラー発生の
場合は、ＢＩＯＳ１５への切替後に当該ＢＩＯＳに付加
されたＥＣＣメモリエラー処理モジュールが、当該１ビ
ットメモリエラーをカウントしつつログ処理（ＳＴ１
４）する。つまり、１ビットメモリエラーデータを自動
的に修復できるが、その後にエラー発生状況（発生箇
所，発生内容等）を把握可能とするためにログ処理を実
行するわけである。
場合は、ＢＩＯＳ１５への切替後に当該ＢＩＯＳに付加
されたＥＣＣメモリエラー処理モジュールが、当該１ビ
ットメモリエラーをカウントしつつログ処理（ＳＴ１
４）する。つまり、１ビットメモリエラーデータを自動
的に修復できるが、その後にエラー発生状況（発生箇
所，発生内容等）を把握可能とするためにログ処理を実
行するわけである。
【００３５】このログ処理処理後に、適当な処理（例え
ば、アラームＬＥＤの点灯等）してから、ＣＰＵ制御権
をＯＳやアプリケーションに返す。戻し切替を行う［図
２（Ｃ）を参照］。
ば、アラームＬＥＤの点灯等）してから、ＣＰＵ制御権
をＯＳやアプリケーションに返す。戻し切替を行う［図
２（Ｃ）を参照］。
【００３６】一方、２ビット以上のメモリエラー発生の
場合には、ＢＩＯＳ１５への切替後に当該ＢＩＯＳに付
加されたＥＣＣメモリエラー処理モジュールが、当該２
ビット以上のメモリエラーカウントしつつログ処理（Ｓ
Ｔ１４）する。当該エラーデータは、自動的に修復され
ることはない。
場合には、ＢＩＯＳ１５への切替後に当該ＢＩＯＳに付
加されたＥＣＣメモリエラー処理モジュールが、当該２
ビット以上のメモリエラーカウントしつつログ処理（Ｓ
Ｔ１４）する。当該エラーデータは、自動的に修復され
ることはない。
【００３７】そして、このログ処理処理後に、適当な処
理（例えば、アラームＬＥＤの点灯等）をしてから、次
いで、周辺制御部２５の入力ピンソフト制御可能なＩＯ
ピンでシステムエラー信号ＳＥＲＲ＃→監視通知割込信
号ＮＭＩ（Ｎｏｎ ＭａｓｋＩｎｔｅｒｒｕｐｔ）を発
生させてから、ＣＰＵ制御権をＯＳに返す。
理（例えば、アラームＬＥＤの点灯等）をしてから、次
いで、周辺制御部２５の入力ピンソフト制御可能なＩＯ
ピンでシステムエラー信号ＳＥＲＲ＃→監視通知割込信
号ＮＭＩ（Ｎｏｎ ＭａｓｋＩｎｔｅｒｒｕｐｔ）を発
生させてから、ＣＰＵ制御権をＯＳに返す。
【００３８】ＯＳは、周辺制御部２５から監視通知割込
信号（ＮＭＩ…Ｎｏｎ ＭａｓｋＩｎｔｅｒｒｕｐｔ）
を受けると、アプリケーションによるデータ処理の遂行
を中止しかつシステムエラー警告メッセージを発行（画
面４５に表示）してから動作停止させる（ＳＴ１４）。
信号（ＮＭＩ…Ｎｏｎ ＭａｓｋＩｎｔｅｒｒｕｐｔ）
を受けると、アプリケーションによるデータ処理の遂行
を中止しかつシステムエラー警告メッセージを発行（画
面４５に表示）してから動作停止させる（ＳＴ１４）。
【００３９】したがって、発生にしたがってログされた
ＥＣＣエラー内容を正確に知ることができるから、致命
的なＥＣＣエラー障害の発生する以前に使用者・システ
ム管理者等が素早く対応できかつ、システムの信頼性を
一段と向上できる。
ＥＣＣエラー内容を正確に知ることができるから、致命
的なＥＣＣエラー障害の発生する以前に使用者・システ
ム管理者等が素早く対応できかつ、システムの信頼性を
一段と向上できる。
【００４０】また、商品販売データ処理装置（例えば、
電子キャッシュレジスタ等）のＨＤＤに格納されかつメ
インメモリに常駐されたＯＳが、アプリケーション（商
品販売データ処理プログラム）に従い商品登録および登
録商品に関する会計処理を含む商品販売データ処理を実
行するので、不特定多人数の顧客を対象としているデー
タのエラー再発生を未然に防止できるから、店舗等にお
ける安定した運用を保障でき、信頼性を一段と高められ
る。
電子キャッシュレジスタ等）のＨＤＤに格納されかつメ
インメモリに常駐されたＯＳが、アプリケーション（商
品販売データ処理プログラム）に従い商品登録および登
録商品に関する会計処理を含む商品販売データ処理を実
行するので、不特定多人数の顧客を対象としているデー
タのエラー再発生を未然に防止できるから、店舗等にお
ける安定した運用を保障でき、信頼性を一段と高められ
る。
【００４１】
【発明の効果】請求項１の発明によれば、ＥＣＣ制御回
路がメモリエラー発生を検出した場合にこれを根拠に周
辺制御部から発生されたＢＩＯＳ切替信号を利用して制
御権をＯＳからＢＩＯＳに切替可能、１ビットのメモリ
エラー発生の場合はＢＩＯＳに付加されたＥＣＣメモリ
エラー処理モジュールに当該１ビットメモリエラーのロ
グ処理を実行させかつログ処理実行後に制御権をＯＳに
戻し切替可能に形成し、２ビット以上のメモリエラー発
生の場合にはＥＣＣメモリエラー処理モジュールに当該
２ビット以上メモリエラーのログ処理を実行させかつロ
グ処理実行後に制御権をＯＳに戻し切替えてアプリケー
ションによるデータ処理の遂行を中止しかつシステムエ
ラー警告メッセージを発行してから動作を停止するよう
に形成されたデータ処理システムであるから、発生にし
たがってログされたＥＣＣエラー内容を正確に知ること
ができる。よって、致命的なＥＣＣエラー障害の発生す
る以前に使用者・システム管理者等が素早く対応できか
つ、システムの信頼性を一段と向上できる。
路がメモリエラー発生を検出した場合にこれを根拠に周
辺制御部から発生されたＢＩＯＳ切替信号を利用して制
御権をＯＳからＢＩＯＳに切替可能、１ビットのメモリ
エラー発生の場合はＢＩＯＳに付加されたＥＣＣメモリ
エラー処理モジュールに当該１ビットメモリエラーのロ
グ処理を実行させかつログ処理実行後に制御権をＯＳに
戻し切替可能に形成し、２ビット以上のメモリエラー発
生の場合にはＥＣＣメモリエラー処理モジュールに当該
２ビット以上メモリエラーのログ処理を実行させかつロ
グ処理実行後に制御権をＯＳに戻し切替えてアプリケー
ションによるデータ処理の遂行を中止しかつシステムエ
ラー警告メッセージを発行してから動作を停止するよう
に形成されたデータ処理システムであるから、発生にし
たがってログされたＥＣＣエラー内容を正確に知ること
ができる。よって、致命的なＥＣＣエラー障害の発生す
る以前に使用者・システム管理者等が素早く対応できか
つ、システムの信頼性を一段と向上できる。
【００４２】また、請求項２の発明によれば、データ処
理が商品登録および登録商品に関する会計処理を含む商
品販売データ処理とされているので、請求項１の発明の
場合と同様な効果を奏することができることに加え、さ
らに不特定多人数の顧客を対象としているデータのエラ
ー再生を未然に防止できるから、店舗等における安定し
た運用を保障でき、信頼性を一段と高められる。
理が商品登録および登録商品に関する会計処理を含む商
品販売データ処理とされているので、請求項１の発明の
場合と同様な効果を奏することができることに加え、さ
らに不特定多人数の顧客を対象としているデータのエラ
ー再生を未然に防止できるから、店舗等における安定し
た運用を保障でき、信頼性を一段と高められる。
【図１】本発明の実施形態を示すブロック図である。
【図２】同じく、動作を説明するためのタイムチャート
である。
である。
【図３】同じく、動作を説明するためのフローチャート
である。
である。
【図４】従来例を説明するためのブロック図である。
【図５】同じく、動作を説明するためのタイムチャート
である。
である。
【図６】同じく、動作を説明するためのフローチャート
である。
である。
１ 外部システムマネージメント割込信号発生回路 ５ ＡＮＤ回路 ７ システムエラータイミング信号発生回路 １０ ＣＰＵ（ＯＳ） １５ ＢＩＯＳ（ＥＣＣメモリエラー処理モジュール） ２０ 制御部 ２１ ＣＰＵ・メモリ・画像制御部（ＥＣＣ制御回路） ２５ 周辺制御部 ３０ ＥＣＣメインメモリ（ＥＣＣメモリ） ４０ 画像処理カード ４５ 画面 ５０ ＰＣＩスロット ＳＥＲＲ＃ システムエラー信号 ＳＭＩ システムマネージメント割込信号（ＢＩＯＳ切
替信号） ＮＭＩ 監視通知割込信号 ＥＸＴＳＭＩ＃ 外部システムマネージメント割込信号
替信号） ＮＭＩ 監視通知割込信号 ＥＸＴＳＭＩ＃ 外部システムマネージメント割込信号
Claims (2)
- 【請求項１】 ＯＳ制御権下でアプリケーションを起動
してデータ処理可能かつＥＣＣメモリに１ビットメモリ
エラーが発生したことを検出した場合に当該エラーデー
タを自動的に修復可能なＥＣＣ制御回路を具備するデー
タ処理システムにおいて、 前記ＥＣＣ制御回路がメモリエラー発生を検出した場合
にこれを根拠に周辺制御部から発生されたＢＩＯＳ切替
信号を利用して制御権を前記ＯＳからＢＩＯＳに切替可
能に形成するとともに、 １ビットのメモリエラー発生の場合でかつＢＩＯＳへの
切替後に当該ＢＩＯＳに付加されたＥＣＣメモリエラー
処理モジュールに当該１ビットメモリエラーをログする
ログ処理を実行させかつログ処理実行後に制御権を前記
ＯＳに戻し切替可能に形成し、 ２ビット以上のメモリエラー発生の場合でかつＢＩＯＳ
への切替後に当該ＢＩＯＳに付加されたＥＣＣメモリエ
ラー処理モジュールに当該２ビット以上メモリエラーを
ログするログ処理を実行させかつログ処理実行後に制御
権を前記ＯＳに戻し切替可能に形成するとともに前記Ｏ
Ｓで前記アプリケーションによるデータ処理の遂行を中
止しかつシステムエラー警告メッセージを発行して動作
停止可能に形成した、データ処理システム。 - 【請求項２】 前記データ処理が商品登録および登録商
品に関する会計処理を含む商品販売データ処理である請
求項１記載のデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262132A JP2002073427A (ja) | 2000-08-31 | 2000-08-31 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262132A JP2002073427A (ja) | 2000-08-31 | 2000-08-31 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002073427A true JP2002073427A (ja) | 2002-03-12 |
Family
ID=18749854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000262132A Pending JP2002073427A (ja) | 2000-08-31 | 2000-08-31 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002073427A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009093257A (ja) * | 2007-10-04 | 2009-04-30 | Sony Corp | 電子機器およびログ出力方法 |
| JP2012146167A (ja) * | 2011-01-13 | 2012-08-02 | Nec Corp | メモリエラーパターン記録システム、メモリモジュール、及びメモリエラーパターン記録方法 |
-
2000
- 2000-08-31 JP JP2000262132A patent/JP2002073427A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009093257A (ja) * | 2007-10-04 | 2009-04-30 | Sony Corp | 電子機器およびログ出力方法 |
| US8463754B2 (en) | 2007-10-04 | 2013-06-11 | Sony Corporation | Electronic equipment and log output method |
| JP2012146167A (ja) * | 2011-01-13 | 2012-08-02 | Nec Corp | メモリエラーパターン記録システム、メモリモジュール、及びメモリエラーパターン記録方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040034816A1 (en) | Computer failure recovery and notification system | |
| US7447934B2 (en) | System and method for using hot plug configuration for PCI error recovery | |
| US8843785B2 (en) | Collecting debug data in a secure chip implementation | |
| US11604711B2 (en) | Error recovery method and apparatus | |
| US20040172578A1 (en) | Method and system of operating system recovery | |
| US20120110378A1 (en) | Firmware recovery system and method of baseboard management controller of computing device | |
| TWI362588B (en) | Monitor apparatus, a monitoring method thereof and computer apparatus therewith | |
| US7672247B2 (en) | Evaluating data processing system health using an I/O device | |
| TWI685735B (zh) | 在電腦系統開機自我檢測的早期階段顯示bios訊息的方法 | |
| CN112970002A (zh) | 用于可配置错误处理的系统 | |
| US8819483B2 (en) | Computing device with redundant, dissimilar operating systems | |
| JP2002251300A (ja) | 障害監視方法及び装置 | |
| US7430683B2 (en) | Method and apparatus for enabling run-time recovery of a failed platform | |
| WO2000051000A1 (fr) | Systeme informatique et procede pour gerer les perturbations affectant un systeme informatique | |
| US8392751B2 (en) | System and method for recovery from uncorrectable bus errors in a teamed NIC configuration | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JP2002073427A (ja) | データ処理システム | |
| US20170344360A1 (en) | Protecting firmware flashing from power operations | |
| JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
| KR100687616B1 (ko) | 프로세서의 장애 감지 복구 장치 및 그 방법 | |
| JP2002182951A (ja) | 情報処理装置のメンテナンス方法および情報処理装置 | |
| JPH103403A (ja) | 計算機システムおよびデバッグ方法 | |
| JP3055249B2 (ja) | プロセッサのデバッグ方式 | |
| CN111045899A (zh) | 在计算机系统开机自检的早期显示bios信息的方法 | |
| TWI226531B (en) | Computer debugging device and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |