KR100687616B1

KR100687616B1 - 프로세서의 장애 감지 복구 장치 및 그 방법

Info

Publication number: KR100687616B1
Application number: KR1020040099854A
Authority: KR
Inventors: 윤석진; 구주완
Original assignee: 엘지노텔 주식회사
Priority date: 2004-12-01
Filing date: 2004-12-01
Publication date: 2007-02-27
Also published as: KR20060061009A

Abstract

본 발명은 프로세서의 장애 감지 복구 장치 및 그 방법을 제공하기 위한 것으로, 하드웨어에서 데이터 처리를 수행하는 프로세서와; 상기 프로세서에 대한 감시 신호를 워치독 발생부로 출력하고, 첫 번째 타임아웃 발생시 상기 프로세서로 NMI*를 통보하는 워치독 제어부와; 설정된 주기 내에 상기 워치독 제어부로부터 감시 신호가 입력되지 않으면, 상기 프로세서가 비정상 상태라 판단하여 상기 워치독 제어부로 타임아웃 신호를 출력하는 워치독 발생부를 포함하여 구성함으로서, 프로세서를 탑재한 시스템의 하드웨어 보드에서 하드웨어 고장 또는 프로그램 오류로 인한 소프트웨어의 무한루프 상태시 하드웨어적인 복구 방식을 이용하여 비정상 상태의 프로세서 장애를 감지하고 복구할 수 있게 되는 것이다.

Description

프로세서의 장애 감지 복구 장치 및 그 방법{Apparatus and method for fault recognition and recovery of processor}

도 1은 종래 프로세서의 장애 감지 복구 장치의 블록구성도이고,

도 2는 종래 프로세서의 장애 감지 복구 방법을 보인 흐름도이며,

도 3은 본 발명에 의한 프로세서의 장애 감지 복구 장치의 블록구성도이고,

도 4는 본 발명에 의한 프로세서의 장애 감지 복구 방법을 보인 흐름도이며,

도 5는 본 발명에서 이용하는 프로세서의 비정상 상태에서의 타이밍도이고,

도 6은 본 발명에서 이용하는 프로세서의 정상 상태에서의 타이밍도이며,

도 7은 본 발명에서 이용하는 워치독 상태 레지스터의 구성예를 보인 개념도이고,

도 8은 본 발명에서 이용하는 워치독 타이머 레지스터의 구성예를 보인 개념도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 프로세서 20 : 워치독 제어부

21 : 워치독 상태 레지스터 30 : 워치독 발생부

31 : 워치독 타이머

본 발명은 프로세서의 장애 감지 복구 장치 및 그 방법에 관한 것으로, 특히 프로세서를 탑재한 시스템의 하드웨어 보드에서 하드웨어 고장 또는 프로그램 오류로 인한 소프트웨어의 무한루프 상태시 하드웨어적인 복구 방식을 이용하여 비정상 상태의 프로세서 장애를 감지하고 복구하기에 적당하도록 한 프로세서의 장애 감지 복구 장치 및 그 방법에 관한 것이다.

일반적으로 프로세서(Processor)는 하드웨어에서 데이터 처리를 수행하는 장치를 말한다.

도 1은 종래 프로세서의 장애 감지 복구 장치의 블록구성도이다.

이에 도시된 바와 같이, 하드웨어에서 데이터 처리를 수행하는 프로세서(1)와; 상기 프로세서(1)에서 장애가 발생하면, 장애를 검출하고 복구하는 장애검출 및 복구 회로(2)로 구성된다.

이러한 장애검출 및 복구 회로(2)는 PLD(Programmable Logic Device, 프로그램 가능 논리 장치)로 구성한다.

또한 상기에서 장애검출 및 복구 회로(2) 내부에는 워치독 상태 레지스터(3)와 워치독 타이머 레지스터(4)가 있다.

도 2는 종래 프로세서의 장애 감지 복구 방법을 보인 흐름도이다.

이에 도시된 바와 같이, 프로세서(1)는 워치독 상태 레지스터(2)의 비트 0 에 WDEN(Write Data Enable) 값을 '1' 로 써 놓고 타이머를 초기화하는 단계(ST1, ST2)와; 상기 초기화 후 REGCS(Register Control Signal)* 값이 입력되는지 판별하는 단계(ST3)와; 상기 REGCS* 값이 입력되면 타이머가 초기화되도록 하고, REGCS* 값이 입력되지 않으면 프로세서(1)가 비정상 상태라 판단하고 워치독 신호를 발생 시키고, 시스템을 리셋시키는 단계(ST3 ~ ST6)를 수행한다.

이와 같이 구성된 종래 기술의 동작을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.

먼저 ST1에서 프로세서(1)는 워치독 서비스를 하기 위해 워치독 상태 레지스터 비트 0 에 WDEN 값을 '1' 로 써 놓는다.

그리고 타이머 초기화 및 구동을 위해 ST2로 진행한다.

그리고 ST2에서 워치독 타이머 레지스터(4)의 초기값이 '0xFF' 로 셋팅되고 타이머가 동작된다.

여기서 타이머는 다운카운터 타이머이며, 클록에 동기하여 하나씩 감소되다가 REGCS* 값이 입력되면 타이머가 0xFF로 초기화 되는 방식으로 동작한다.

그리고 타이머의 만기는 타이머 레지스터 값이 '0x00' 이 됨을 말한다.

또한 ST3에서 타이머 만기 전에 설정된 주기(10ms)의 REGCS* 값이 입력되면 타이머가 초기화 되는 단계(ST2)로 진행되도록 한다.

또한 타이머가 만기(TIMER Time out?) 될 때 까지 REGCS* 값이 입력되지 않으면(ST4), 프로세서(1)가 비정상 상태라 판단하고 워치독 신호를 발생시키는 단계(ST5)로 진행한다.

그리고 단계(ST6)에서 시스템을 리셋시킨다.

여기서 REGCS* 는 워치독 상태 레지스터(3)를 액세스(Access)할 때 마다 발생되는 신호이며, 그 주기는 10ms 이다.

그러나 이러한 종래 기술은 다음과 같은 문제점이 있었다.

즉, 종래 기술에서는 프로세서 비정상 상태를 감지하고 프로세서 보드를 리셋시킴으로서 서비스 중단 해결 및 초기화는 가능하였지만, 프로세서의 비정상 상태시에 프로세서 정보를 알지 못하여 비정상 상태에 대한 원인을 알 수가 없는 한계가 있었다.

또한 워치독 타이머 카운트 구동을 위해 하드웨어 로직을 사용함으로서 장애검출 및 복구 회로를 구성하는 PLD의 리소스를 많이 차지하는 단점도 있었다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 프로세서를 탑재한 시스템의 하드웨어 보드에서 하드웨어 고장 또는 프로그램 오류로 인한 소프트웨어의 무한루프 상태시 하드웨어적인 복구 방식을 이용하여 비정상 상태의 프로세서 장애를 감지하고 복구할 수 있는 프로세서의 장애 감지 복구 장치 및 그 방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 프로세서의 장애 감지 복구 장치는,

하드웨어에서 데이터 처리를 수행하는 프로세서와; 상기 프로세서에 대한 감시 신호를 워치독 발생부로 출력하고, 첫 번째 타임아웃 발생시 상기 프로세서로 NMI*를 통보하는 워치독 제어부와; 설정된 주기 내에 상기 워치독 제어부로부터 감 시 신호가 입력되지 않으면, 상기 프로세서가 비정상 상태라 판단하여 상기 워치독 제어부로 타임아웃 신호를 출력하는 워치독 발생부를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 프로세서의 장애 감지 복구 방법은,

프로세서에서 설정된 주기에 의해 워치독 제어부에서 워치독 발생부로 감시신호를 출력하는 제 1 단계와; 상기 제 1 단계 후 상기 워치독 발생부에서 첫 번째 타임아웃이 발생하면 이를 상기 워치독 제어부에 알리고, 상기 워치독 제어부에서는 상기 프로세서로 NMI* 를 발생시켜 복구 동작을 수행하는 제 2 단계를 포함하여 수행함을 그 기술적 구성상의 특징으로 한다.

이하, 상기와 같은 본 발명, 프로세서의 장애 감지 복구 장치 및 그 방법의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.

도 3은 본 발명에 의한 프로세서의 장애 감지 복구 장치의 블록구성도이다.

이에 도시된 바와 같이, 하드웨어에서 데이터 처리를 수행하는 프로세서(10)와; 상기 프로세서(10)에 대한 감시 신호(WD_ST, Write Data State)를 워치독 발생부(30)로 출력하고, 첫 번째 타임아웃(Timeout) 발생시 상기 프로세서(10)로 NMI(Non Maskable Interrupt, 마스크 불가능 인터럽트)*를 통보하는 워치독 제어부(20)와; 설정된 주기(예를 들면, 1.6초) 내에 상기 워치독 제어부(20)로부터 감시 신호(WD_ST)가 입력되지 않으면, 상기 프로세서(10)가 비정상 상태라 판단하여 상 기 워치독 제어부(20)로 타임아웃 신호를 출력하는 워치독 발생부(30)를 포함하여 구성된다.

상기에서 워치독 제어부(20)는, 상기 프로세서(10)에게 워치독 상태 정보를 알려주는 워치독 상태 레지스터(21)를 포함하여 구성된다.

상기에서 워치독 상태 레지스터(21)는, 8비트로 구성하는 것을 특징으로 한다.

상기에서 워치독 상태 레지스터(21)는, 도 7에서와 같이, 워치독 인에이블 신호를 나타내는 정보, 두 번째 워치독에 의해서 리셋됨을 나타내는 정보, 첫 번째 워치독에 의해 NMI*가 유발되었음을 나타내는 정보, 1번째 워치독 플래그를 나타내는 정보를 포함하여 구성하는 것을 특징으로 한다.

상기에서 워치독 발생부(30)는, 타임아웃을 발생시키는 워치독 카운터(31)를 포함하여 구성된다.

상기에서 워치독 카운터(31)는, 8비트로 구성하는 것을 특징으로 한다.

도 4는 본 발명에 의한 프로세서의 장애 감지 복구 방법을 보인 흐름도이다.

이에 도시된 바와 같이, 프로세서(10)에서 설정된 주기에 의해 워치독 제어부(20)에서 워치독 발생부(30)로 감시신호를 출력하는 제 1 단계(ST11 ~ ST15)와; 상기 제 1 단계 후 상기 워치독 발생부(30)에서 첫 번째 타임아웃이 발생하면 이를 상기 워치독 제어부(20)에 알리고, 상기 워치독 제어부(20)에서는 상기 프로세서(10)로 NMI* 를 발생시켜 복구 동작을 수행하는 제 2 단계(ST16)를 수행한다.

상기에서 프로세서의 장애 감지 복구 방법은, 상기 제 2 단계에서 첫 번째 타임아웃 발생 후 설정된 주기 내에 상기 워치독 제어부(20)에서 감시 신호가 입력되지 않으면, 두 번째 타임아웃을 상기 워치독 제어부(20)로 발생시키는 제 3 단계(ST17 ~ ST21)와; 상기 제 3 단계 후 상기 워치독 제어부(20)는 상기 프로세서(10)가 불복구 상태라 판단하고 프로세서를 리셋시키는 제 4 단계(ST22)를 포함하여 수행한다.

이와 같이 구성된 본 발명에 의한 프로세서의 장애 감지 복구 장치 및 그 방법의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

먼저 본 발명은 프로세서를 탑재한 시스템의 하드웨어 보드에서 하드웨어 고장 또는 프로그램 오류로 인한 소프트웨어의 무한루프 상태시 하드웨어적인 복구 방식을 이용하여 비정상 상태의 프로세서 장애를 감지하고 복구하고자 한 것이다.

도 5는 본 발명에서 이용하는 프로세서의 비정상 상태에서의 타이밍도이고, 도 6은 본 발명에서 이용하는 프로세서의 정상 상태에서의 타이밍도이며, 도 7은 본 발명에서 이용하는 워치독 상태 레지스터의 구성예를 보인 개념도이고, 도 8은 본 발명에서 이용하는 워치독 타이머 레지스터의 구성예를 보인 개념도이다.

그래서 워치독 제어부(20)에서는 감시 신호를 워치독 발생부(30)로 출력하고 첫 번째 타임아웃 발생시 프로세서(100)로 NMI*를 통보한다.

또한 워치독 발생부(31)는 설정된 주기(1.6s) 내에 감시 신호가 입력되지 않을 경우 프로세서 비정상 상태라 판단하여 워치독 제어부(20)로 타임아웃 신호를 발생시켜 알려준다.

워치독 제어부(20)에는 프로세서(10)에게 워치독 상태 정보를 알려주기 위해 8 비트의 워치독 상태 레지스터(21)가 구성되어 있다.

워치독 상태 레지스터 필드에 대한 정보는 그림 도 7을 참조한다.

그래서 워치독 상태 레지스터(21)의 Bit 0 에는 워치독 인에이블 신호를 나타내는 정보가 포함되도록 하고, Bit 1 에는 두 번째 워치독에 의해서 리셋됨을 나타내는 정보가 포함되도록 하며, Bit 2 에는 첫 번째 워치독에 의해 NMI*가 유발되었음을 나타내는 정보가 포함되도록 하고, Bit 3 에는 1번째 워치독 플래그를 나타내는 정보가 포함되도록 한다. 또한 Bit 4 ~ Bit 7 은 Reserved 영역으로 둔다.

워치독 발생부(30)에는 타임아웃 발생을 위해 워치독 카운터(31)가 구성되어 있다.

그리고 도 4를 참조하여, 본 발명의 동작을 설명하면 다음과 같다.

먼저 ST11에서 프로세서(10)는 워치독 서비스를 하기 위해 워치독 상태 레지스터(20)의 비트 0 에 WDEN값을 '1' 로 써 놓고 단계 ST12로 진행한다.

ST12는 워치독 발생부(30) 내에 구성되어 있는 워치독 타이머(31)의 카운터가 초기화 되는 단계를 말하며 동작은 다음과 같다.

프로세서(10)에서 워치독 상태 레지스터(21)의 Bit 0 에 WDEN = '1' 로 셋팅한 후 워치독 타이머(31)는 동작하고, 워치독 제어부(20)는 프로세서(10)가 워치독 제어부(20) 내부에 있는 워치독 상태 레지스터(21)에 액세스를 위한 REGCS* 신호를 모니터링하여(ST13) REGCS* 신호가 입력되면 워치독 제어부(21)는 워치독 발생부(30)로 WD_ST 신호를 출력(ST14)한다.

그리고 프로세서(10)가 워치독 상태 레지스터(21)를 액세스 하는 주기는 10ms 이다. 따라서 WD_ST 신호는 10ms 마다 주기적으로 발생된다.

워치독 발생부(30)는 위와 같이 워치독 제어부(20)로부터 입력되는 WD_ST 신호가 입력 될 때 마다 내부에 구성되어 있는 워치독 타이머(31)의 카운트를 초기화 하고, 워치독 타이머(31)는 처음부터 다시 동작하게 한다.

WD_ST가 입력되고 다음 WD_ST 가 입력되는 시간이 1.6s 이상이 경과되면, 워치독 타이머(31)가 만기되어 Timeout_1st 신호가 발생된다.

워치독 타이머(31)가 만기되어 즉, WD_ST가 워치독 발생부(30)로 1.6s 이상 입력되지 않았을 때 워치독 발생부(30)는 Timeout_1st 신호를 워치독 제어부(20)로 출력하고, 워치독 제어부(20)는 프로세서(10)로 NMI*를 발생(ST16)시켜 프로세서 비정상 상태임을 알린다.

NMI* 는 Non-Maskable Interrupt 로서 프로세서(10)에서 인터럽트 마스크에 영향을 받지 않은 가장 우선순위가 높은 인터럽트이다.

프로세서(10)는 NMI* 에 응답하여 비정상 상태에 프로세서 복구 과정을 수행한다.

Timeout_1st 발생 후 워치독 발생부(30)에 있는 워치독 타이머(31)는 초기화 되고(ST17), 워치독 제어부(20)는 WD_ST를 출력하기 위해 REGCS* 를 모니터링 하는 동작(ST18, ST19)을 반복 수행한다.

여기에서도 WD_ST가 입력되고 다음 WD_ST 가 입력되는 시간이 1.6s 이상이 경과되면(ST20), 워치독 타이머(31)가 만기되어 Timeout_2 st 가 발생(ST21)된다.

Timeout_2st 신호가 워치독 제어부(20)로 입력되면, 워치독 제어부(20)는 더 이상 프로세서(10)가 복구 될 수 없는 상황으로 판단하여 보드를 RESET*(ST22) 해서 프로세서 비정상 상태에서 빠져 나오게 한다.

이처럼 본 발명은 프로세서를 탑재한 시스템의 하드웨어 보드에서 하드웨어 고장 또는 프로그램 오류로 인한 소프트웨어의 무한루프 상태시 하드웨어적인 복구 방식을 이용하여 비정상 상태의 프로세서 장애를 감지하고 복구하게 되는 것이다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이, 본 발명에 의한 프로세서의 장애 감지 복구 장치 및 그 방법은 프로세서를 탑재한 시스템 하드웨어 보드에서 하드웨어 고장 또는 프로그램 오류로 인한 소프트웨어 무한루프 상태시 프로세서를 리셋시키지 않고 NMI*를 발생 시켜 프로세서 비정상 상태를 복구하며, 이 과정을 통한 이후에도 프로세서 비정상 상태가 복구되지 않을 때 프로세서 복구 불가능 상태라 판단하고 보드 RESET*을 통해 비정상 상태에서 빠져 나온다. 따라서 프로세서 비정상 상태시의 정보가 저장되므로 비정상 상태의 원인을 알 수 있고 문제점을 분석함으로서 시스템 안정성 및 신뢰성을 증대시킬 수 있는 효과가 있게 된다.

Claims

삭제
하드웨어에서 데이터 처리를 수행하는 프로세서와;

상기 프로세서에게 워치독 상태 정보를 알려주는 워치독 상태 레지스터를 구비하고 상기 프로세서에 대한 감시 신호를 워치독 발생부로 출력하고, 첫 번째 타임아웃 발생시 상기 프로세서로 NMI*를 통보하는 워치독 제어부와;

설정된 주기 내에 상기 워치독 제어부로부터 감시 신호가 입력되지 않으면, 상기 프로세서가 비정상 상태라 판단하여 상기 워치독 제어부로 타임아웃 신호를 출력하는 워치독 발생부를 포함하여 구성된 것을 특징으로 하는 프로세서의 장애 감지 복구 장치.
제 2 항에 있어서, 상기 워치독 상태 레지스터는,

8비트로 구성하는 것을 특징으로 하는 프로세서의 장애 감지 복구 장치.
제 2 항에 있어서, 상기 워치독 상태 레지스터는,

워치독 인에이블 신호를 나타내는 정보, 두 번째 워치독에 의해서 리셋됨을 나타내는 정보, 첫 번째 워치독에 의해 NMI*가 유발되었음을 나타내는 정보, 1번째 워치독 플래그를 나타내는 정보를 포함하여 구성하는 것을 특징으로 하는 프로세서의 장애 감지 복구 장치.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 워치독 발생부는,

타임아웃을 발생시키는 워치독 카운터를 포함하여 구성된 것을 특징으로 하는 프로세서의 장애 감지 복구 장치.
제 5 항에 있어서, 상기 워치독 카운터는,

8비트로 구성하는 것을 특징으로 하는 프로세서의 장애 감지 복구 장치.
삭제
프로세서에서 설정된 주기에 의해 워치독 제어부에서 워치독 발생부로 감시신호를 출력하는 제 1 단계와;

상기 제 1 단계 후 상기 워치독 발생부에서 첫 번째 타임아웃이 발생하면 이를 상기 워치독 제어부에 알리고, 상기 워치독 제어부에서는 상기 프로세서로 NMI* 를 발생시켜 복구 동작을 수행하는 제 2 단계와;

상기 제 2 단계에서 첫 번째 타임아웃 발생 후 설정된 주기 내에 상기 워치독 제어부에서 감시 신호가 입력되지 않으면, 두 번째 타임아웃을 상기 워치독 제어부로 발생시키는 제 3 단계와;

상기 제 3 단계 후 상기 워치독 제어부는 상기 프로세서가 불복구 상태라 판단하고 프로세서를 리셋시키는 제 4 단계를 더욱 포함하여 수행하는 것을 특징으로 하는 프로세서의 장애 감지 복구 방법.