JPH0689240A - チャネルトレーサ機能を内蔵した周辺装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はチャネルトレーサ機能を備えた周辺
装置に関し、チャネル制御信号の変化を、簡単なハード
ウエアにより、トレース出来るようにして、周辺装置の
評価や、調査が簡単に実施出来るようにすることを目的
とする。 【構成】 ホストシステム（ＣＰＵ）のチャネル２に接
続して使用する周辺装置１４において、外部からの制御
情報に基づいて、チャネルインターフェース信号を取り
込み、該チャネルインターフェース信号のトレース情報
を保持するチャネルトレーサ回路１５を設けた。そし
て、チャネルトレーサ回路１５に、装置の内部クロック
をカウントするカウンタ３０と、トレース情報を格納す
るメモリ３１とを設け、カウンタ３０のカウンタ値を、
時系列のパラメータとして、その時点でのチャネルイン
ターフェース信号のパターンを、メモリ３１に格納する
ことにより、トレース情報の保持を行うように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ホストシステムに接続
される磁気テープサブシステム、磁気ディスクサブシス
テム、各種通信制御装置、プリンタ等の各種周辺装置に
利用されるものであり、特に、チャネルインターフェー
ス信号のチャネルトレーサ機能を備えた周辺装置に関す
る。

【０００２】

【従来の技術】図８は従来の磁気テープサブシステムの
構成図であり、図９は従来例の説明図である。

【０００３】図８、図９中、１は磁気テープサブシステ
ム、２はチャネル、３は磁気テープ制御装置（以下「Ｍ
ＴＣ」という）、４はホストインターフェースコントロ
ーラ（以下「ＨＩＣ」という）、５はマルチブロックバ
ッファ（以下「ＭＢＢ」という）、６はフォーマッタ部
（以下「ＦＭＴ」という）、７は制御情報テーブル（以
下「ＣＩＴ」という）、８は磁気テープ装置（以下「Ｍ
ＴＵ」という）、９はホストシステム（以下「ＣＰＵ」
という）、１０はチャネルインターフェースケーブル、
１１はロジックアナライザ、１２はプローブを示す。

【０００４】図８に示したように、従来の磁気テープサ
ブシステム１は、ＭＴＣ３と、ＭＴＵ（ＭＴＵ０・・・
ＭＴＵｎ）８とで構成され、ＣＰＵ９のチャネル２に接
続して使用する。そして、ＭＴＣ３には、ＨＩＣ４、Ｍ
ＢＢ５、ＦＭＴ６、ＣＩＴ７等を設ける。

【０００５】上記ＨＩＣ４は、チャネル２との間のコマ
ンドのやりとりや、データ転送制御、或いは、ＭＴＣ３
内の各種制御等を行うものであり、ＦＭＴ６は、ＭＴＵ
８内の記憶媒体（磁気テープ）に対するリード／ライト
データ等のフォーマット処理を行うものである。

【０００６】ＣＩＴ７は、各種の制御情報（コマンドの
制御情報等）を格納するもの（メモリ）であり、ＭＢＢ
５は、転送データを一時的に格納するバッファである。
ところで、上記のような磁気テープサブシステムにおい
て、該サブシステムの評価、或いは調査等を行いたい場
合がある。このような場合、チャネルインターフェース
信号を調べる必要がある。

【０００７】このような磁気テープサブシステムの評
価、或いは調査等を行う場合、従来、例えば、次のよう
にして実施していた。以下、図９を参照しながら説明す
る。図９に示したように、チャネル２とＭＴＣ３との間
のチャネルインターフェースは、制御信号線と、データ
信号線からなるチャネルインターフェースケーブル１０
により接続されている。

【０００８】そこで、ロジックアナライザ１１を用意
し、このロジックアナライザ１１のプローブ１２を、直
接、チャネルインターフェースケーブル１０に接続す
る。そして、チャネル２と、ＭＴＣ３を動作させ、該ロ
ジックアナライザ１１により、データを取得する。その
後、取得したデータを基に、サブシステムの評価、或い
は調査等を行う。

【０００９】

【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 （１）、磁気テープサブシステム等の外部記憶サブシス
テムの評価、或いは調査を行う場合、チャネルの制御信
号を直接見る事が出来ない。従って、十分な評価や、調
査が出来なかった。

【００１０】（２）、チャネルの制御信号の時系列的な
推移を調べるには、上記のようなロジックアナライザ等
を使用する必要があった。しかし、このようなロジック
アナライザ等による外部記憶サブシステムの評価、或い
は調査は、人手と、時間とが多くかかり、簡単には出来
なかった。

【００１１】（３）、ロジックアナライザ等は、周辺装
置とは別に用意しなければならず、また、高価な装置で
あり、外部記憶サブシステムの評価、或いは調査が簡単
には出来なかった。

【００１２】本発明は、このような従来の課題を解決
し、チャネルインターフェース信号の変化を、簡単なハ
ードウエアにより、トレース出来るようにして、周辺装
置の評価や、調査が簡単に実施出来るようにすることを
目的とする。

【００１３】

【課題を解決するための手段】図１は本発明の原理説明
図であり、図１中、図８〜図９と同じものは、同一符号
で示してある。また、１４は周辺装置、１５はチャネル
トレーサ回路、１６はサービスアダプタ（以下「ＳＡ」
という）、２７は端末（端末装置）を示す。

【００１４】本発明は上記の課題を解決するため、次の
ように構成した。 （１）、ホストシステム（ＣＰＵ）のチャネル２に接続
して使用する周辺装置１４において、該周辺装置１４Ｋ
内部に、外部からの制御情報に基づいて、チャネルイン
ターフェース信号を取り込み、該チャネルインターフェ
ース信号のトレース情報を保持するチャネルトレーサ回
路１５を設けた。

【００１５】（２）、上記構成（１）において、チャネ
ルトレーサ回路１５に、装置の内部クロックをカウント
するカウンタ３０と、上記トレース情報を格納するメモ
リ３１とを設け、上記カウンタ３０のカウンタ値を、時
系列のパラメータとして、その時点でのチャネルインタ
ーフェース信号のパターンを、上記メモリ３１に格納す
ることにより、上記トレース情報の保持を行うようにし
た。

【００１６】（３）、上記構成（２）において、カウン
タ３０で装置の内部クロックをカウントする際、一定間
隔のクロックを、順次カウントするようにした。 （４）、上記構成（２）において、カウンタ３０で装置
の内部クロックをカウントする際、チャネルインターフ
ェース信号に変化があった場合にのみ、上記クロックを
カウントするようにした。

【００１７】

【作用】上記構成に基づく本発明の作用を、図１に基づ
いて説明する。先ず、ＳＡ１６に接続した端末（パソコ
ン等）２７から指示を出し、ＳＡ１６を起動する。起動
したＳＡ１６では、動作を開始し、チャネルトレーサ回
路１５を起動する。

【００１８】チャネルトレーサ回路１５が起動すると、
内部のカウンタが動作を開始し、装置内のクロックをカ
ウントアップする。そして、該カウンタでカウントアッ
プした値（カウンタ値）は、アドレス信号として、トレ
ース情報格納用のメモリに送出する。

【００１９】トレース情報格納用のメモリでは、上記カ
ウンタから送られたアドレス信号に従って、チャネルイ
ンターフェース信号を書き込み、トレース情報の取得を
行う。

【００２０】上記のようにして取得したトレース情報
は、トレース情報格納用のメモリに格納しておくが、こ
の情報（データ）を、ＳＡ１６に接続した端末２７の表
示装置で表示する場合（トレース情報の出力）は、次の
ようにして処理する。

【００２１】ＳＡ１６は、チャネルトレーサ回路１５内
のカウンタに、上記メモリのアドレスに対応したカウン
タ値を設定する。そして、このカウンタ値で示すアドレ
スに従って、上記メモリからデータを読みだし、ＳＡ１
６へ転送する。その後、ＳＡ１６では、転送されてきた
データを、端末２７へ転送する。端末２７では、データ
を受け取ると、表示装置により、表示する。

【００２２】このようにすれば、チャネルインターフェ
ース信号のトレース情報を、簡単なハードウェアにより
取得出来、このトレース情報を基に、周辺装置の評価、
或いは、調査を行うことが出来る。

【００２３】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。 （第１実施例の説明）図２〜図５は、本発明の第１実施
例を示した図であり、図２〜図５中、図１、及び図８、
図９と同じものは、同一符号で示してある。また、１
７、２４はドライバ／レシーバ（以下「ＤＶ／ＲＶ」と
いう）、１８は非同期通信アダプタ（Asynchronous Com
munication Interface Adapter：以下「ＡＣＩＡアダプ
タ」という）、１９はフレキシブルディスクコントロー
ラ（以下「ＦＤＣ」という）、２０はレシーバ、２１は
ドライバ、２２、３１はＲＡＭ（Random Access Memor
y）、２３はレジスタ、２５はＲＯＭ（Read Only Memor
y）、２６はマイクロプロセッサ（Micro Processor Uni
t：以下「ＭＰＵ」という）、２７は端末（例えばパソ
コン）、２８はフレキシブルディスクドライブ（以下
「ＦＤＤ」という）、２９はメンテナンスパネル、３０
はカウンタ、３２、３３はレジスタ、３９はプリンタを
示す。

【００２４】第１実施例は、磁気テープサブシステムに
適用した例であり、以下、詳細に説明する。なお、第１
実施例は、チャネルインターフェース信号のトレースデ
ータを取得する際、チャネルインターフェース信号の変
化の有無に係わらず、一定のタイミングでサンプリング
を行う例である。

【００２５】：磁気テープサブシステムの説明・・・
図２参照 磁気テープサブシステムの構成を図２に示す。図２に示
したように、磁気テープサブシステム１は、ＭＴＣ３
と、ＭＴＵ（ＭＴＵ０・・・ＭＴＵｎ）８とで構成さ
れ、ＣＰＵ９のチャネル２に接続して使用する。

【００２６】そして、ＭＴＣ３には、ＨＩＣ４、ＭＢＢ
５、ＦＭＴ６、ＣＩＴ７、チャネルトレーサ回路１５、
ＳＡ１６等を設ける。上記チャネルトレーサ回路１５
は、チャネルインターフェース信号トレースする回路で
あり、ＳＡ１６は外部装置（例えばパソコン等）との間
の各種制御等を行うものである。なお、チャネルトレー
サ回路１５とＳＡ１６以外の構成は、上記従来例と同じ
なので、その説明は省略する。

【００２７】；ＳＡ（サービスアダプタ）の説明・・
・図３参照 上記ＳＡの構成を、図３に示す。図示のように、ＳＡ１
６は、ＤＶ／ＲＶ１７、２４、ＡＣＩＡアダプタ１８、
ＦＤＣ１９、レシーバ２０、ドライバ２１、ＲＡＭ２
２、レジスタ２３、ＲＯＭ２５、ＭＰＵ２６等で構成す
る。

【００２８】そして、該ＳＡ１６には、端末（例えばパ
ソコン）２７、ＦＤＤ２８、メンテナンスパネル２９等
を接続する。上記ＤＶ／ＲＶ１７は、端末２７に対する
ドライバ／レシーバであり、ＡＣＩＡアダプタ１８は、
該ＤＶ／ＲＶ１７を介して、端末２７と通信を行う際の
インターフェース制御等を行うものである。

【００２９】ＦＤＣ１９は、外部のＦＤＤ２８の制御を
行うものである。レシーバ２０及びドライバ２１は、外
部のメンテナンスパネル２９に対するレシーバ／ドライ
バである。

【００３０】ＭＰＵ２６は、ＳＡ１６内の各種制御や、
チャネルトレーサ回路１５の制御等を行うものである。
ＲＯＭ２５は、ＭＰＵ２６が使うプログラムや、ＳＡ１
６内の制御に用いるプログラム、或いは、他のデータ等
を格納するメモリである。

【００３１】すなわち、チャネルトレーサ回路１５の制
御に用いるプログラム等を、予めＲＯＭ２５内に格納し
ておき、ＭＰＵ２６がこのプログラムを取り出して、チ
ャネルトレーサ回路１５の各種制御等を行う。

【００３２】ＤＶ／ＲＶ２４は、ＭＴＣ３内の各部に対
するドライバ／レシーバであり、レジスタ２３は、転送
データを一時格納するものである。ＲＡＭ２２は、ＭＰ
Ｕ２６等が使用するメモリである。

【００３３】ＳＡ１６では、上記の各部により、外部の
端末２６、或いは、メンテナンスパネル２９と、ＭＴＣ
３の各部との通信を可能にし、データ転送等が行える。
例えば、ＳＡ１６により、ＭＴＣ３の内部のデータを転
送し、該データを、端末２７の表示装置で表示したり、
或いは、ＦＤＤ２８を駆動して、フレキシブルディスク
（フロッピーディスク）に記録することも出来る。

【００３４】：チャネルトレーサ回路１５及びＳＡ１
６の周辺部の説明・・・図４参照 上記図２の一部詳細図を図４に示す。この図は、チャネ
ルトレーサ回路１５及びＳＡ１６の周辺部を示した図で
あり、ＳＡ１６に端末２７を接続した場合の図である。

【００３５】図示のように、チャネル２と、ＭＴＣ３と
の間は、制御信号線と、データ信号線とからなるチャネ
ルインターフェースケーブル２８により接続されてい
る。このチャネルインターフェースケーブル２８は、Ｍ
ＴＣ３内で、ＨＩＣ４に接続されるが、この場合、チャ
ネルインターフェースケーブル２８の制御信号線と、デ
ータ信号線を、チャネルトレーサ回路１５にも接続す
る。

【００３６】この接続により、チャネルトレーサ回路１
５で、上記チャネルインターフェースケーブル２８の制
御信号線と、データ信号線の信号を取り込んで、チャネ
ルインターフェース信号のトレースが可能になる。

【００３７】また、チャネルトレーサ回路１５は、ＳＡ
メンテナンスバスを介してＳＡ１６に接続してあり、更
に、ＳＡ１６には、インターフェースケーブル（ＲＣ２
３２Ｃ）により端末２７が接続してある。なお、この場
合、端末２７には、プリンタ２７と、ＦＤＤ２８が接続
してある。

【００３８】そして、端末２７から指示（コマンド等）
を出し、ＳＡ１６を介して、チャネルトレーサ回路１５
を制御したり、或いは、該チャネルトレーサ回路１５で
トレースしたデータを、ＳＡ１６を介して、外部に接続
した端末２７等に出力出来るようになっている。

【００３９】この場合、端末２７では、チャネルトレー
サ１５からのデータを、印刷して出力したり、フレキシ
ブルディスク（フロッピーディスク）に記録したり、或
いは、端末２７の表示装置で表示したり出来るようにな
っている。

【００４０】：チャネルトレーサ回路の説明・・・図
５参照 上記チャネルトレーサ回路の構成を、図５に示す。図示
のように、このチャネルトレーサ回路１５は、カウンタ
３０、ＲＡＭ３１、レジスタ３２、３３等で構成する。

【００４１】上記ＲＡＭ３１は、チャネルインターフェ
ース信号のトレース情報を格納するメモリである。上記
レジスタ３３は、チャネルインターフェースケーブル２
８から取り込んだチャネルインターフェース信号を入力
するレジスタであり、該チャネルインターフェース信号
を入力して、同期化するものである。

【００４２】一方、カウンタ３０は、ＳＡメンテナンス
バスを介して、上記ＳＡ１６により制御されるカウンタ
であり、ＭＴＣ３内の一定間隔のクロック（ＣＬＫ）が
入力する。そして、このカウンタ３０では、上記クロッ
クを順次カウントアップしてゆき、そのカウンタ値をア
ドレス信号として、アドレスバスに送出する。

【００４３】アドレスバスへ送出されたアドレス信号
は、ＲＡＭ３１へ送られ、レジスタ３３にデータを書き
込む場合のアドレスとする。なお、この場合、ＲＡＭ３
１のアドレスは、順次カウントアップして行き、ＲＡＭ
３１の全てのメモリ領域にデータを保持したら、アドレ
スが初期値（アドレス０）に戻るように上記カウンタ３
０を制御する。

【００４４】上記レジスタ３２は、ＲＡＭ３１から読み
だしたデータを一時格納して、同期化するレジスタであ
る。 ：動作の説明・・・図２〜図５参照 以下、上記構成による第１実施例の動作を説明する。

【００４５】−１：トレース情報取得時の動作 チャネルインターフェース信号のトレース情報を取得す
る場合は、次のようにして行う。

【００４６】先ず、ＳＡ１６に接続した端末（パソコ
ン）２７から指示を出し、ＳＡ１６を起動する。起動し
たＳＡ１６では、内部のＭＰＵ２６がＲＯＭ２５内のプ
ログラムを取り出して、動作を開始し、チャネルトレー
サ回路１５を起動する。

【００４７】そして、ＭＰＵ２６では、カウンタ３０を
起動させ、該カウンタ３０のカウントアップを開始す
る。カウンタ３０では、一定間隔のクロック（ＭＴＣ３
の内部クロックＣＬＫ）を入力し、順次カウントアップ
する。

【００４８】そして、カウンタ３０でカウントアップし
た値（カウンタ値）は、アドレス信号として、アドレス
バスに送り出され、ＲＡＭ３１に送出する。すなわち、
カウンタ３０から出力されるアドレス信号は、自動的に
インクリメントされ、ＲＡＭ３１に送出される。

【００４９】一方、レジスタ３３には、チャネルインタ
ーフェースケーブル１０からのチャネルインターフェー
ス信号が入力し、このレジスタ３３で同期化して、ＲＡ
Ｍ３１に転送される。

【００５０】そして、ＲＡＭ３１に転送された上記デー
タは、カウンタ３０から送られたアドレス信号に従っ
て、ＲＡＭ３１に順次書き込む。このようにして、チャ
ネルインターフェース信号を、ＲＡＭ３１に格納し、ト
レース情報の取得を行う。

【００５１】−２：取得したトレース情報の表示処理
時の動作 上記のようにして取得したトレース情報は、ＲＡＭ３１
に格納してあるが、この情報（データ）を、ＳＡ１６に
接続した端末２７の表示装置で表示する場合（トレース
情報の出力）は、次のようにして処理する。

【００５２】この処理は、ＳＡ１６のＲＯＭ２５内に格
納されているプログラムに従って、ＭＰＵ２６が制御を
行う。この場合、先ず、ＭＰＵ２６では、チャネルトレ
ーサ回路１５内のカウンタ３０の入力クロックを止め、
データを読みだすＲＡＭ３１のアドレスに対応したカウ
ンタ値を、カウンタ３０に設定する。

【００５３】この処理で、カウンタ３０からアドレス信
号が発生し、このアドレス信号がＲＡＭ３１へ送られ
る。そして、該アドレス信号に従って、ＲＡＭ３１から
データを読みだし、ＳＡメンテナンスバスを介して、Ｓ
Ａ１６へ転送する。

【００５４】ＳＡ１６では、転送されてきたデータを、
端末２７へ転送する。端末２７では、データを受け取る
と、表示装置により、表示する。なお、ＭＰＵ２６が設
定する上記カウンタ３０の設定値は、ＲＡＭ３１の特定
の領域のアドレスに対応した値でも良いが、ＲＡＭ３１
の全領域のアドレスに対応した値を順次設定しても良
い。

【００５５】（第２実施例の説明）図６は、第２実施例
のチャネルトレーサ回路を示した図であり、図６中、図
１〜図５と同じものは、同一符号で示してある。また、
３４はレジスタ、３５は比較回路、３６はＡＮＤゲート
を示す。

【００５６】第２実施例は、チャネルインターフェース
信号のトレース情報を取得する際、チャネルインターフ
ェース信号に変化があった時、順次サンプリングする例
である。

【００５７】：構成の説明 この例では、チャネルトレーサ回路１５を、カウンタ３
０、ＲＡＭ３１、レジスタ３２、３３、３４、比較回路
３５、ＡＮＤゲート３６等で構成する。

【００５８】上記レジスタ３３は、入力したチャネルイ
ンターフェース信号の同期化を行うためのレジスタであ
り、レジスタ３４は、比較処理を行うために、１クロッ
ク分だけ遅延させるレジスタである。

【００５９】比較回路３５は、レジスタ３３から出力さ
れたデータ（データＡとする）と、レジスタ３４から出
力されたデータ（データＢとする）との比較を行う回路
であり、（データＡ）＝（データＢ）の時に、出力はロ
ーレベル「Ｌ」、それ以外の時（データ不一致の時）に
出力はハイレベル「Ｈ」（不一致信号）となる。

【００６０】ＡＮＤゲート３６は、比較回路３５の出力
信号と、一定間隔のクロック（ＭＴＣ３内のクロック）
とを入力信号としたＡＮＤゲートである。従って、比較
回路３５の出力が「Ｌ」の時は、ＡＮＤゲートがオフ
（ゲート閉）であり、比較回路３５の出力が「Ｈ」の時
に、ＡＮＤゲートがオン（ゲート開）となる。

【００６１】そして、ＡＮＤゲート３６がオンの時にの
み、クロック（ＣＬＫ）がカウンタ３０に出力される。
つまり、上記データＡとデータＢが不一致の時のみカウ
ンタ３０でクロックをカウントアップ（アドレス信号を
インクリメント）する。

【００６２】なお、比較回路３５、レジスタ３４、ＡＮ
Ｄゲート３６以外の構成は、上記図２〜図５に示した各
部の構成と同じである。従って、これらの説明は省略す
る。 ：動作の説明 −１：トレース情報取得時の動作 この場合にも、チャネルトレーサ回路１５は、ＳＡ１６
内のＭＰＵ２６によって起動される。チャネルトレーサ
回路１５が起動すると、レジスタ３３がチャネルインタ
ーフェース信号を取り込み、同期化した後、レジスタ２
４へ転送する。

【００６３】この時、比較回路３５では、データＡと、
データＢとの比較を行い、出力信号を、ＡＮＤゲート３
６へ出力する。そして、データＡと、データＢとが等し
ければ、カウンタ３０は、クロック（ＣＬＫ）をカウン
トアップしない。

【００６４】しかし、上記データＡと、データＢが不一
致の場合（チャネルインターフェース信号に変化があっ
た場合）、ＡＮＤゲート３６に不一致信号が出され、該
ＡＮＤゲート３６がゲートオンとなり、クロックをカウ
ンタ３０へ出力する。

【００６５】これにより、カウンタ３０は、クロック
（ＣＬＫ）をカウントアップし、アドレス信号のインク
リメントを行う。このようにして、カウンタ３０によ
り、アドレスのインクリメントを行い、そのアドレス毎
に、ＲＡＭ３１へのデータの書き込みを行う。つまり、
カウンタ３０でアドレスが更新される度毎に、このアド
レスを用いて、レジスタ３４から出力されるデータを、
ＲＡＭ３１へ書き込む。

【００６６】以上のようにして、サンプルする信号（チ
ャネルインターフェース信号）に変化があった時にの
み、サンプリングを行って、ＲＡＭ３１に書き込み、ト
レース情報（データ）の取得を行う。

【００６７】−２：取得したトレース情報の表示処理
時の動作 この場合、上記第１実施例と同じなので、説明は省略す
る。 （第３実施例の説明）図７は、第３実施例のチャネルト
レーサ回路を示した図であり、図７中、図１〜図６と同
じものは、同一符号で示してある。また、３７はＯＲゲ
ートを示す。

【００６８】第３実施例は、上記第１実施例のチャネル
トレーサ回路と、第２実施例のチャネルトレーサ回路を
１つの回路で実現した例である。 ：構成の説明 この例では、チャネルトレーサ回路１５を、カウンタ３
０、ＲＡＭ３１、レジスタ３３、３４、比較回路３５、
ＡＮＤゲート３６、ＯＲゲート３７等で構成する。

【００６９】なお、図５、図６に示したレジスタ３２
は、この実施例でも使用するが、図示省略してある。上
記レジスタ３８は、同期用のレジスタであり、ＯＲゲー
ト３７はサンプリングモード切り換え用のゲートであ
る。なお、図のＷＲ、ＲＤは、データの書き込み、読み
だしの制御信号である。

【００７０】上記ＯＲゲート３７は、比較回路３５の出
力信号と、モード選択信号を入力信号としたＯＲゲート
であり、上記ＡＮＤゲート３６は、このＯＲゲート３７
の出力信号と、クロック（一定間隔のクロック）とを入
力信号としたＡＮＤゲートである。

【００７１】上記モード選択信号は、ＳＡ１６内のＭＰ
Ｕ２６が設定する信号であり、この信号により、２つの
モード（第１実施例のモードと、第２実施例のモード）
を選択する。

【００７２】なお、ＯＲゲート３７、レジスタ３８以外
の構成は、上記第１、第２実施例と同じなので、説明は
省略する。 −１：データ取得時の動作 動作時には、ＳＡ１６内のＭＰＵ２６は、モード選択信
号ＭＳをＯＲゲート３７に送り、サンプリングのモード
切り換えを行う。この場合、モード選択信号ＭＳが、ハ
イレベル（ＭＳ＝Ｈ）ならば、一定間隔モード（上記第
１実施と同じサンプリングモード）、ローレベル（ＭＳ
＝Ｌ）ならば、変化時モード（上記第２実施例と同じサ
ンプリングモード）となる。

【００７３】すなわち、一定間隔モードでは、ＭＳ＝Ｈ
となっていて、ＡＮＤゲート３６がゲートオン（ゲート
開）の状態であるから、常に、一定間隔のクロックがカ
ウンタ３０に入力している。

【００７４】従って、この場合、比較回路３５の比較結
果は、テータ取得時の動作に関係しない。つまり、この
モードでは、上記第１実施例の動作と同じになる。ま
た、上記変化時モードの場合には、ＭＳ＝Ｌとなってい
るから、比較回路３５の出力信号が、そのまま、ＡＮＤ
ゲート３６に入力する。従って、この場合、このモード
では、上記第２実施例と同じモードとなる。

【００７５】−２：取得したトレースデータの表示処
理時の動作 この場合、上記第１実施例と同じなので、説明は省略す
る。 （他の実施例）以上実施例について説明したが、本発明
は次のようにしても実施可能である。

【００７６】（１）、磁気テープサブシステムに限ら
ず、磁気ディスクサブシステム、各種通信制御装置、プ
リンタ等、各種の周辺装置に適用可能である。 （２）、チャネルインターフェース信号のトレース情報
は、端末の表示装置で表示しても良いが、プリンタで印
刷して出力しても良い。

【００７７】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 （１）、チャネルインターフェース信号の変化を、簡単
なハードウエアによりトレース出来る。従って、周辺装
置の評価や、調査が簡単に実施出来る （２）、従来は、チャネルの制御信号の時系列的な推移
を調べるのに、ロジックアナライザ等を使用する必要が
あった。しかし、本発明によれば、ロジックアナライザ
等を使用しなくて済む。従って、外部記憶サブシステム
の評価、或いは調査に、人手と、時間とがかからない。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１実施例における磁気テープサブシ
ステムの構成図である。

【図３】本発明の第１実施例におけるサービスアダプタ
（ＳＡ）の構成図である。

【図４】図２の一部詳細図である。

【図５】本発明の第１実施例におけるチャネルトレーサ
回路である。

【図６】本発明の第２実施例におけるチャネルトレーサ
回路である。

【図７】本発明の第３実施例におけるチャネルトレーサ
回路である。

【図８】従来の磁気テープサブシステムの構成図であ
る。

【図９】従来例の説明図である。

【符号の説明】

２ チャネル ９ ＣＰＵ １４ 周辺装置 １５ チャネルトレーサ回路 １６ ＳＡ（サービスアダプタ） ２７ 端末 ２８ チャネルインターフェースケーブル

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ホストシステム（ＣＰＵ）のチャネル
   （２）に接続して使用する周辺装置（１４）において、 該周辺装置（１４）の内部に、 外部からの制御情報に基づいて、チャネルインターフェ
   ース信号を取り込み、該チャネルインターフェース信号
   のトレース情報を保持するチャネルトレーサ回路（１
   ５）を設けたことを特徴とするチャネルトレーサ機能を
   内蔵した周辺装置。
2. 【請求項２】 上記チャネルトレーサ回路（１５）に、 装置の内部クロックをカウントするカウンタ（３０）
   と、 上記トレース情報を格納するメモリ（３１）とを設け、 上記カウンタ（３０）のカウンタ値を、時系列のパラメ
   ータとして、その時点でのチャネルインターフェース信
   号のパターンを、上記メモリ（３１）に格納することに
   より、 上記トレース情報の保持を行うことを特徴とした請求項
   １記載のチャネルトレーサ機能を内蔵した周辺装置。
3. 【請求項３】 上記カウンタ（３０）で装置の内部クロ
   ックをカウントする際、 一定間隔のクロックを、順次カウントすることを特徴と
   した請求項２記載のチャネルトレーサ機能を内蔵した周
   辺装置。
4. 【請求項４】 上記カウンタ（３０）で装置の内部クロ
   ックをカウントする際、 チャネルインターフェース信号に変化があった場合にの
   み、上記クロックをカウントすることを特徴とした請求
   項２記載のチャネルトレーサ機能を内蔵した周辺装置。