KR950015000B1 - 버스상태분석기(bsa)의 데이타획득저장장치 - Google Patents

버스상태분석기(bsa)의 데이타획득저장장치 Download PDF

Info

Publication number
KR950015000B1
KR950015000B1 KR1019930024278A KR930024278A KR950015000B1 KR 950015000 B1 KR950015000 B1 KR 950015000B1 KR 1019930024278 A KR1019930024278 A KR 1019930024278A KR 930024278 A KR930024278 A KR 930024278A KR 950015000 B1 KR950015000 B1 KR 950015000B1
Authority
KR
South Korea
Prior art keywords
bus
state
data
storage means
output
Prior art date
Application number
KR1019930024278A
Other languages
English (en)
Other versions
KR950015143A (ko
Inventor
손원열
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930024278A priority Critical patent/KR950015000B1/ko
Publication of KR950015143A publication Critical patent/KR950015143A/ko
Application granted granted Critical
Publication of KR950015000B1 publication Critical patent/KR950015000B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/32Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324Display of status information
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

버스상태분석기(BSA)의 데이타획득저장장치
제1도는 타이콤에 적용된 버스상태분석기의 전체적 구성을 도시한 블럭도.
제2도는 버스상태분석기에 있어서 종래의 데이타획득저장장치의 구성을 도시한 블럭도.
제3도는 버스상태분석기에 있어서 본 발명에 따른 데이타획득저장장치의 구성을 도시한 블럭도.
제4도는 본 발명에 따른 데이타획득저장장치의 일실시예의 회로도.
제5도는 본 발명에 따른 데이타획득저장장치의 구동에 필요한 신호의 타이밍도.
제6도는 선입선출어레이의 리셋동작에 관한 진리표.
* 도면의 주요부분에 대한 부호의 설명
10 : 시스템버스 22 : 버퍼
28 : 선입선출(FIFO)어레이 30 : 제어회로
본 발명은 컴퓨터 시스템에 있어서 시스템버스의 동작상태를 감지하여 사용자에게 보여주는 버스상태분석기에 관한 것으로, 특히 타이콤(TIghtly COupled Multiprocessor ; TICOM) 시스템에 적용되는 버스상태 분석기에 있어서 버스상태의 분석에 필요한 데이타의 획득저장을 위한 장치에 관한 것이다.
타이콤의 버스상태분석기는 시스템버스(System-bus)의 매 버스클럭주기마다 시스템버스의 동작상태를 감지하여 사용자에게 보여주는 역할을 하는 보드이다. 제1도는 타이콤에 적용된 버스상태분석기의 전체적 구성을 도시한 블럭도이다. 제1도에 도시한 바와 같이, 버스상태분석기(20)는 시스템제어부 인터페이스수단(System Control Module Interface Module ; 12), 획득저장수단(Acquisition Memory Module ; 140, 트리거제어수단(Trigger Control Module ; 16) 및 기능제어수단(Function Control Module ; 18)로 구성된다. 시스템제어부 인터페이스수단(12)은 버스상태분석기(20)의 기능을 시스템제어부(System Control Module ; 도시되지 않음)에 결합시키기 위한 수단이다. 트리거제어수단(16)은 원하는 신호를 포획(catch)하기 위하여 그 값을 레지스터(도시되지 않음)에 기록하고 버스상에 나타난 신호와 비교하여 일치할 때의 버스상태를 볼수 있게 해준다. 기능제어수단(18)은 제어레지스터(도시되지 않음)와 상태레지스터(도시되지 않음) 및 레지스터를 선택하는 디코더(도시되지 않음)를 이용하여 버스상태분석기(20)를 제어하는 명령어를 갖는 수단이다.
그런데, 본 발명은 버스상태분석기(20)의 여러 구성수단중 특히 회득저장수단(14)에 관한 것이다. 회득저장수단(14)은 시스템버스(10)에서 발생하는 모든 신호 즉, 시스템버스의 상태데이타를 소정의 제어신호를 이용하여 획득하고, 획득된 상태데이타를 일정한 저장수단에 저장하며 필요시 버스상태분석기(20)의 다른수단으로 출력하는 기능을 담당한다.
종래에 개시된 버스상태분석기의 회득저장수단의 구성은 제2도에 도시된 바와 같다.
제2도에 있어서, 획득저장수단(14)은 버퍼(22), 메모리(SRAM 어레이 ; 24) 및 제어회로(26)로 구성된다. 버퍼(22)와 메모리(24)는 시스템버스(10)의 상태데이타를 저장하는 수단이며, 제어회로(26)는 상기 버퍼(22)와 메모리(24)를 구동하는 수단이다. 제어회로(26)는 트랜지스터-트랜지스터 논리(TTL)회로로 구현되며, 메모리(24)는 고속화 SRAM 어레이(Fast SRAM Array)로 구현된다.
제2도에 도시된 종래의 버스상태분석기의 획득저장수단은 다음과 같이 동작한다. 버퍼(22)는 매 버스클럭마다 감지되는 시스템버스(10)의 상태데이타를 버퍼링하며, 메모리(24)는 필요한 시기에 상기 버퍼(12)로부터 인가되는 상태데이타를 저장한다. 이를 위해, 제어호로(26)는 입력데이타인 시스템버스의 상태데이타를 메모리(24)에 저장하기 위한 입력어드레스와 입력제어신호를 생성시키며, 메모리(24)에 저장되어 있는 상태데이타의 분석을 위한 출력에 필요한 출력어드레스와 출력제어신호를 발생시킨다. 이때, 출력어드레스와 출력제어신호의 생성에는 당해 컴퓨터시스템에 장착되어 있는 통상의 마이크로 프로세서(도시되지 않음)가 이용된다.
그런데, 상기의 종래기술은 시스템버스(10)의 상태데이타를 저장하는 수단으로 SRAM과 같은 메모리 종류를 사용함을 특징으로 한다. 그러므로 시스템버스(10)의 상태데이타를 메모리(24)에 저장하기 위해서는 입력어드레스와 입력제어신호가 필요하다. 따라서 종래의 기술은 입력어드레스와 입력제어신호의 생성을 위한 제어회로(26)의 구성이 복잡하다는 점에서 결점을 갖는다. 아울러 마찬가지 이유로 종래의 기술은 메모리(24)에 저장된 상태데이타의 독출에 필요한 출력어드레스 및 출력제어신호를 발생시키는 수단의 구현에도 일정한 제약이 있다.
따라서, 상기와 같은 종래기술의 문제점을 해결하기 위해, 본 발명은 종래에 비해 기능은 동일하면서도 데이타 저장수단을 선입선출어레이(First In First Out Array)로 변경시키므로써, 전체적인 하드웨어 구성이 보다 단순하고 데이타 입출력제어가 용이한 버스상태분석기의 획득저장수단을 제공하는데 그 목적이 있다.
이를 위해 본 발명에 의한 버스상태분석기의 획득저장장치는, 컴퓨터시스템에서 시스템버스의 동작상태를 감지하여 사용자에게 알려주기 위한 버스상태분석기에서, 상기 시스템버스에서 발생된 상태데이타를 획득하여 저장하고 필요시 출력하기 위한 버스데이타획득저장장치에 있어서, 데이타입출력상태를 나타내는 플래그를 구비하고, 소정의 제어신호에 따라 상기 시스템버스로부터 제공되는 상태데이타를 선입선출방식으로 저장하고 출력하기 위한 선입선출저장수단과, 상기 플래그에 표시된 정보에 따라 상기 소정의 제어신호를 발생하여, 상기 선입선출저장수단의 데이타 입출력을 제어하기 위한 제어논리수단을 구비함을 특징으로 한다.
버스상태분석기의 획득저장수단은 컴퓨터시스템의 시스템버스에서 발생하는 상태데이타를 획득하여 저장하고 필요시 출력하기 위하여, 소정의 제어신호에 응동하여 상기 시스템버스로부터 제공되는 상기 상태데이타를 선입선출방법으로 저장하고 출력하는 선입선출어레이(FIFO Array)와, 상기 선입선출어레이의 데이타 입출력을 제어하기 위하여 상기 소정의 제어신호를 생성시키는 제어회로를 구비함을 특징으로 한다.
이하에서는 첨부한 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
본 발명과 종래의 기술의 근본적인 차이점은 데이타 저장수단으로 SRAM과 같은 메모리 종류를 사용하지 않고 선입선출어레이(FIFO Array)를 사용한다는 점이며, 이에 따라 제어회로의 구성이 종래에 비해 간단해진다는 점이다. 데이타 저장수단을 SRAM과 같은 메모리를 사용하는 경우에는 데이타 입출력을 위해 항상 메모리 어드레스를 생성시켜야 한다. 그렇지만 데이타 저장수단을 선입선출어레이를 사용하면 데이타 입출력에 필요한 입/출력어드레스를 생성하는 노력을 줄일 수 있게 된다. 본 발명은 이와 같은 기술적 원리를 바탕으로 한다.
제3도는 본 발명에 따른 획득저장수단(14)의 구성을 도시한 블럭도이다. 제3도에서, 본 발명에 따른 시스템버스의 상태데이타의 획득저장수단(14)은 다음과 같은 구성을 가진다. 즉, 획득저장수단(14)은 시스템버스(10)으로부터 감지되는 버스의 상태데이타를 버퍼링하는 버퍼(22)와, 상기 버퍼(22)의 출력단에 결합되어 입력되는 순서대로 데이타를 저장하고 출력하는 선입선출어레이(FIFO Array ; 28)와, 상기 선입선출어레이(28)에 결합되어 입출력신호를 제공하는 제어신호(30)로 구성된다.
이하에서는 본 발명에 따른 시스템버스(10)의 상태데이타를 획득하여 저장하는 획득저장수단(14)의 동작에 대하여 설명한다.
버퍼(22)는 시스템버스(10)에서 매버스클럭마다 발생하는 버스의 상태데이타를 버퍼링해둔다. 버퍼(22)에 버퍼링되어 있는 상태데이타는 제어회로(30)의 제어에 의해 선입선출어레이(28)에 입력된다. 선입선출어레이(28)에 상태데이타를 입력시키기 위해 제어회로(30)는 입력신호를 선입선출어레이(28)에 제공한다. 입력신호가 입력되면 버퍼(22)로부터 상태데이타가 선입선출어레이(28)에 입력된다. 한편, 선입선출어레이(28)에 저장된 상태데이타는 시스템버스(10)의 상태분석을 위해 필요한 수단으로 출력되어야 하는데, 이를 위해 출력신호를 선입선출어레이(28)에 제공한다. 출력신호가 인가되면 선입선출어레이(28)에 저장되어 있던 데이타는 출력하게 된다. 이와 같이 제어회로(30)는 선입선출어레이(28)에의 데이타 입력 뿐만아니라 출력까지도 제어한다. 제어회로(30)가 제공해야 하는 제어신호는 데이타 저장수단이 SRAM과 같은 메모리종류가 아니므로 종래와 같은 입력어드레스나 출력어드레스 신호일 필요는 없고 단지 입출력동작을 구동시킬 수 있는 제어신호이면 된다.
제4도는 본 발명에 따른 획득저장수단(14)의 일실시에의 회로구성을 도시한 회로도이며, 제5도는 획득저장수단(14)과 관련한 신호의 타이밍도이다.
제어회로(30)는 1개의 플립플롭(32)과 2개의 부정논리곱(NAND) 소자(38.40)와 각각 1개씩의 논리합소자(34)와 논리곱소자(36)의 조합으로 구성된다. 구체적으로는, 플립플롭(32)의 출력단(Q)은 논리합소자(34)의 제1입력단에 연결되고 부정논리곱소자(38)의 출력단은 논리합소자(34)의 제2입력단에 결합된다. 논리곱소자(36)의 제1입력단에는 논리합소자(34)의 출력단이 연결된다. 논리곱소자(36)의 출력단은 선입선출어레이(28)의 제1입력단과 제2입력단에 연결된다. 부정논리곱소자(40)의 출력단은 선입선출어레이(28)의 제3입력단에 연결된다.
선입선출어레이(28)에 입력되는 데이타의 저장은 다음과 같은 방식으로 이루어진다. 즉, 시스템버스(10)에 어떤 트랜잭션이 일어날 때까지 계속해서 순환적으로 시스템버스(10)로부터 감지되는 상태데이타를 선입선출어레이(28)에 덧기록(overwrite)한다. 이를 위해 선입선출어레이(28)의 충만플래그가 액티브될 때마다 선입선출어레이(28)를 리셋시켜 기록포인터를 처음으로 되돌려 놓아야 한다. 이에 필요한 회로가 제4도의 제어회로(30)이며 이와 관련된 신호의 타이밍도는 제5도에 도시된 바와 같다. 그런데, 제어회로(30)의 구체적인 동작과 관련하여 본 발명이 관련된 기술분야에서 통상의 지식을 가진 전문가라면 첨부한 제5도의 타이밍도를 참조하여 용이하게 이해할 수 있으므로 그 설명을 생략한다.
한편, 선입선출어레이(28)는 램기준 선입선출수단(RAM Based FIFO)으로서 동기/비동기적으로 읽기를 하거나 쓰기를 할 수 있으며, 상태를 나타내는 플래그로 충만플래그, 반충만플래그, 텅빔플래그를 사용한다.
제6도는 선입선출어레이(28)의 리셋동작에 관한 진리표를 도시한 것이다. 이 진리표를 참조하여 선입선출어레이(28)의 데이타 입출력동작을 설명한다. 텅빔플래그가 하이레벨이면 선입선출어레이(28)가 읽혀질 데이타를 현재 저장하고 있음을 나타낸다. 반대로 텅빔플래그가 로우레벨일 경우에는 선입선출어레이(28)가 텅빈상태 즉, 읽혀질 데이타를 보유하고 있지 않은 상태를 나타내며, 이때의 읽기포인터와 쓰기 포인터는 둘다 제로위치의 값을 가진다. 따라서 텅빔플래그가 로우레벨이면 더이상 읽기동작이 진행되지 않는다. 텅빔플래그는 선입선출어레이(28)가 텅빈상태에서 첫번째 쓰기주기(Write Cycle)의 상승점에서 하이레벨로 변한 다음 마지막 읽기주기(Read Cycle)의 하강점에서 로우레벨로 떨어진다. 리셋주기동안 텅빔플래그는 로우레벨 즉, 액트브로 구동된다.
한편, 충만플래그가 하이레벨이면 더이상 데이타를 받아들일 수 없음을 나타낸다. 충만플래그가 로우레벨인 경우에는 선입선출어레이(28)가 꽉찬 상태임을 나타낸다. 이 경우는 쓰기포인터가 읽기포인터의 값보다 1위치(One Location) 작을 때임을 의미한다. 따라서 충만플래그가 로우레벨이면 더이상 쓰기 동작이 일어나지 않는다. 충만플래그는 선입선출어레이(28)가 꽉찬 상태에서 첫번째 읽기주기(Read Cycle)의 상승점에서 하이레벨로 변한 다음, 마지막 쓰기주기(Write Cycle)의 하강점에서 로우레벨로 떨어진다. 리셋주기 동안 텅빔플래그는 로우레벨로 구동된다.
이상의 설명에서 알 수 있는 바와 같이 본 발명은 시스템버스의 상태를 분석하는데 필요한 버스의 상태데이타를 저장하는 수단을 선입선출어레이(FIFO Array)로 구현하므로써 데이타 입출력을 간단한 제어신호로 제어할 수 있게 되었으며, 그 결과 제어회로가 종래에 비하여 그 구성이 훨씬 간단하게 되어 구현이 용이해진다.

Claims (3)

  1. 컴퓨터시스템에서 시스템버스의 동작상태를 감지하여 사용자에게 알려주기 위한 버스상태분석기에서, 상기 시스템버스에서 발생된 상태데이타를 회득하여 저장하고 필요시 출력하기 위한 버스데이타 회득저장장치에 있어서, 데이타입출력상태를 나타내는 플래그를 구비하고, 소정의 제어신호에 따라 상기 시스템버스로부터 제공되는 상태데이타를 선입선출방식으로 저장하고 출력하기 위한 선입선출저장수단과, 상기 플래그에 표시된 정보에 따라 상기 소정의 제어신호를 발생하여, 상기 선입선출저장수단의 데이타 입출력을 제어하기 위한 제어논리수단을 구비함을 특징으로 하는 버스상태분석기의 버스데이타 회득저장장치.
  2. 제1항에 있어서, 상기 시스템버스와 상기 선입선출어레이의 중간에 매 버스주기마다 상기 시스템버스로부터 감지되는 상태데이타를 버퍼링한 다음 상기 선입선출저장수단으로 제공하기 위한 버퍼수단을 더 포함함을 특징으로 하는 버스상태분석기의 버스데이타 회득저장장치.
  3. 제1항에 있어서, 상기 제어논리수단에서 발생하여 상기 선입선출저장수단으로 제공되는 소정의 제어신호는 상기 선입선출저장수단에 데이타가 저장된 상태에 관하여 표시된 플래그의 정보에 따라 상기 선입선출저장수단에 대한 쓰기 및 읽기동작을 제어하기 위한 신호임을 특징으로 하는 버스상태분석기의 버스데이타 회득저장장치.
KR1019930024278A 1993-11-16 1993-11-16 버스상태분석기(bsa)의 데이타획득저장장치 KR950015000B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930024278A KR950015000B1 (ko) 1993-11-16 1993-11-16 버스상태분석기(bsa)의 데이타획득저장장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024278A KR950015000B1 (ko) 1993-11-16 1993-11-16 버스상태분석기(bsa)의 데이타획득저장장치

Publications (2)

Publication Number Publication Date
KR950015143A KR950015143A (ko) 1995-06-16
KR950015000B1 true KR950015000B1 (ko) 1995-12-21

Family

ID=19368113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024278A KR950015000B1 (ko) 1993-11-16 1993-11-16 버스상태분석기(bsa)의 데이타획득저장장치

Country Status (1)

Country Link
KR (1) KR950015000B1 (ko)

Also Published As

Publication number Publication date
KR950015143A (ko) 1995-06-16

Similar Documents

Publication Publication Date Title
US4574351A (en) Apparatus for compressing and buffering data
US5587953A (en) First-in-first-out buffer memory
EP1187003B1 (en) Program development support apparatus
KR0176422B1 (ko) 페이지-인 버스트-아웃 피포 시스템
US5228002A (en) First-in first-out memory device and method for accessing the device
CN112634801A (zh) 一种片内逻辑分析仪及芯片调试方法
EP0440243A2 (en) Memory controller for sub-memory unit such as disk drives
US5943504A (en) System for transferring pixel data from a digitizer to a host memory using scatter/gather DMA
KR950015000B1 (ko) 버스상태분석기(bsa)의 데이타획득저장장치
GB2318955A (en) Frame format converter with FIFO buffer
EP0493138A2 (en) Memory circuit
KR900007186A (ko) 컴퓨터시스템의 출력 디스플레이를 빠르게 지우는 장치
WO2001015436A1 (en) Universal two dimensional timing generator
US6020900A (en) Video capture method
KR920008958B1 (ko) 표시제어장치
JPS59232390A (ja) 表示装置
SU1287167A1 (ru) Устройство дл сопр жени двух процессоров через общую пам ть
KR910000301B1 (ko) 컴퓨터의 사용자 정의 문자 입출력장치 및 방법
KR970076804A (ko) 개량된 선입선출형 버퍼
JPH02208785A (ja) バス・モニタ・内蔵形の1チップ・マイクロプロセッサ
JP2594678B2 (ja) システム制御装置
JPS58154888A (ja) 表示装置の高速処理装置
JPH0553922A (ja) メモリカードアクセス装置
JPS63123174A (ja) 画像処理回路
KR970705116A (ko) 공유 시스템 메모리로부터 그래픽 데이타를 액세스할 수 있는 디스플레이 컨트롤러(Display Controller Capable of Accessing Graphics Data from a Shared System Memory)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee