JPS5853636Y2 - デ−タメモリ表示装置 - Google Patents

Description

【考案の詳細な説明】 この考案は可搬形のデータメモリ表示装置に関し、特に
、一時的な現象を記録し、再現することができる表示装
置に関するものである。

一般に、論理装置ではその動作解析の必要な場合が生じ
る。

しかしながら、論理装置の動作は本質的に高速であるた
め、動作解析、特に、一時的な現象の動作解析は困難で
ある。

従来、この種、一時的な現象を観測する可搬形の表示装
置としては、ブラウン管面に波形を記憶するメモリスコ
ープが上げられるが、この装置では１回掃引された時間
についてのみしか波形の観測が出来ないという欠点があ
る。

また、メモリスコープでは信号観測用チャネルの数が最
大２チャネル程度と少なく、多数の信号が並列的に流れ
ている動作の解析には不向きであるという欠点を持って
いる。

この考案の目的は並列的に多数の信号が流れているよう
な論理装置における一時的な現象を動作解析するのに適
したデータメモリ表示装置を提供することである。

この考案の他の目的はデータを記録するデータメモリを
有効に利用することにより、高速信号に適したデータメ
モリ表示装置を提供することである。

この考案によれば、データを記録するメモリと、このメ
モリに対するデータの書き込み、書き込み停止及び読み
出しを制御する手段とを備え、前記メモリに対し、並列
的に流れている複数の信号のうち、任意の信号あるいは
外部の信号をトリガとして基本周期のクロックでサンプ
ルされた各々の信号の状態をデータとして、前記制御手
段からの信号により書き込み、制御手段からの信号によ
り周期的にデータメモリからデータを読み出し、この読
み出されたデータを表示装置に表示する装置が得られる
。

従って、この考案の表示装置では論理装置のような高速
動作を行なう装置における一時的な現象を観測すること
ができる。

以下、この考案を図面に示す実施例を参照し説明する。

入力接続部１は被測定回路に複数チャネルを介して接続
されており、トリガチャネル選択部２で選択された入力
接続部１の入力端子に入力信号が与えられると、制御部
３が起動される。

制御部３では操作部７の指定により、制御信号を入力バ
ッファ部４及びメモリアドレス部５に送出する。

この制御信号を受けた入力バッファ部４では入力接続部
１に接続された被測定回路の状態（論理”１”又は０”
）を操作部７の指定による周期でサンプルし、データと
してデータメモリ６に書込む。

尚、書き込み停止の場合には、操作部７の記録停止信号
端子に信号を与えることにより行なわれ、データメモリ
６に対する書き込み動作が停止する。

このように、制御部３は操作部７の指定に応じて複数チ
ャネルの入力信号のデータメモリ６に対する書き込みを
制御する。

次に、データメモリ６に記録されたデータを読み出す場
合、まず、操作部７において任意の読み出し周期を設定
した後、操作部のスタートキーを押下することにより行
なわれる。

操作部７において上述した操作が行なわれると制御部３
は操作部７で設定された周期でメモリアドレス部５に対
し、繰り返し読み出し信号を送り、データメモリ６から
は読み出しデータが送出される。

読み出されたデータはデータメモリ６の出力側に接続さ
れているデータ表示部８に表示されるとともに、そのデ
ータのアドレスがアドレス表示部９に表示される。

この場合、データ表示部８に、複数のチャネルからのデ
ータを並列に表示することができる。

このように、複数チャネルからのデータを並列に表示す
ることによって、複数チャネルのデータの相互関係にお
いて、めったに生起しないような現象をもデータ表示部
８上で観測することができる。

また、データ表示部８に対し、シンクロスコープあるい
はフォトレコーダ等を外部に接続すると、この装置の応
用範囲を更に拡大することができる。

ここで、被測定回路からの信号と、これを記録するデー
タメモリとの関係を検討する。

一般的に被測定回路の信号が高速になればなるほど、信
号のパルス幅に比べて、パルス間隔が大きくなる傾向が
ある。

従って、信号が高速になるほどデータメモリにおいて無
効データ、例えば、全″Ｏ”データを記録する割合が増
加する。

上述した実施例では、この点における欠点を解消できる
構成を有している。

即ち、無効データが発生した場合、この無効データを時
間の形でもう一つのメモリに記録することによって、デ
ータメモリに無効データが記録されるのを防止している
。

これを更に詳しく説明すると、操作部７には、予め無効
データのパターンが指定されており、このパターンは制
御部３に与えられている。

また、被測定回路において無効データが発生し、トリガ
チャネル選択部２を介して制御部３に与えられると、制
御部３は操作部７からの前述したパターンとトリガチャ
ネル選択部２からの無効データとを比較する。

比較の結果、無効データであることが検出されると、制
御部３はデータメモリ６に対する書き込み信号を停止し
、時間計数部１０に時間計数指示信号を出し、時間メモ
リ１１に無効データを時間の形で記録する。

時間の形で時間メモリに記録された無効データは制御部
３から発生する読み出し信号によってデータメモリの読
み出しと同期して読み出され、時間表示部１２に表示さ
れる。

また、時間メモリ１１に記録した無効データ時間だけデ
ータメモリに対する読み出しを抑止する回路を付加する
ことにより、データメモリ６を有効に利用し、且つ、測
定した被測定回路の信号の流れを完全な形で再現するこ
とができる。

更に、データ表示部８経由で計数回路を接続することに
より、データメモリ６内に書き込まれたデータの数を計
数することができる。

以上述べたように、この考案では多数の信号が並列に流
れている装置における動作解析を容易に行なえ、使い易
いデータメモリの表示装置を構成することができる。

【図面の簡単な説明】

図はこの考案のデータメモリ装置の一実施例を示すブロ
ック図である。 １・・・・・・入力接続部、２・・・・・・トリガチャ
ネル選択部、３・・・・・・制御部、４・・・・・・入
力バッファ部、５・・・・・・メモリアドレス部、６・
・・・・・データメモリ、７・・・・・・操作部、８・
・・・・・データ表示部、９・・・・・・アドレス表示
部、１０・・・・・・時間計数部、１１・・・・・・時
間メモリ、１２・・・・・・時間表示部。

Claims (1)

【実用新案登録請求の範囲】
1. 可搬形のデータメモリ表示装置において、被測定回路か
   ら複数のチャネルを介して与えられる非周期的なディジ
   タル入力信号を受信する入力接続部と、前記入力接続部
   を介して与えられる時系列ディジタルデータを記録する
   データメモリ部と、前記データメモリ部に記録されたデ
   ータを低速度で順次表示するデータ表示部と、前記デー
   タメモリ部のアドレスを指定するアドレス部と、前記デ
   ータ表示部と同期して前記アドレス部の内容を表示する
   メモリアドレス表示部と、・無効データのパターンを指
   示するモードを含む各種動作モードを規定する信号を生
   成する操作部と、前記非周期的なディジタル信号のうち
   の前記無効データの時間長を計数する時間計数部と、前
   記時間計数部からの出力を記録する時間メモリと、前記
   データ表示部と同期して前記時間メモリの内容を表示す
   る時間表示部と、前記複数チャネルから前記入力接続部
   を介して入力されるディジタル入力信号を選択するトリ
   ガチャネル選択部と、前記操作部及び前記トリガチャネ
   ル選択部からの信号を受け、前記アドレス部及び前記時
   間計数部を制御する制御部とを含み、前記操作部で指定
   された各種動作モードに応じて、前記制御部は、複数チ
   ャネルからのディジタル入力信号を前記データメモリに
   書き込み制御を行なうと共に、前記データ表示部に複数
   チャネルからのディジタル入力信号を表示させる表示制
   御を行ない、かつ前期無効データを検出した場合、デー
   タメモリへの書込み信号を停止し、前記時間メモリに前
   記無効データを時間の形で書き込み制御を行なうことを
   特徴とするデータメモリ表示装置。