KR960019295A - 선입선출 메모리 회로 - Google Patents

선입선출 메모리 회로 Download PDF

Info

Publication number
KR960019295A
KR960019295A KR1019940030498A KR19940030498A KR960019295A KR 960019295 A KR960019295 A KR 960019295A KR 1019940030498 A KR1019940030498 A KR 1019940030498A KR 19940030498 A KR19940030498 A KR 19940030498A KR 960019295 A KR960019295 A KR 960019295A
Authority
KR
South Korea
Prior art keywords
data
recording
reading
response
mode
Prior art date
Application number
KR1019940030498A
Other languages
English (en)
Other versions
KR100223626B1 (ko
Inventor
강세진
김관옥
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940030498A priority Critical patent/KR100223626B1/ko
Publication of KR960019295A publication Critical patent/KR960019295A/ko
Application granted granted Critical
Publication of KR100223626B1 publication Critical patent/KR100223626B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

[1. 청구범위에 기재된 발명이 속한 기술분야]
선입선출 메모리 회로에 관한 것이다.
[2. 발명이 해결하려고 하는 기술적 과제]
일정 비트 폭의 선입선출 메모리는 데이타 비트 폭(data bit width)을 2배로 늘려 사용할 수 없는 것을 2배의 비트폭으로 눌려서도 사용할 수 있도록 한다.
[3. 발명의 해결방법의 요지]
바이트단위 비트폭을 가진 램을 2개 사용한다. 제어로직부는 바이트 모드에 응답하여 하나의 램에 먼저 기록독출토록 제어하고 하나의 램이 사용이 끝나면 그 다음의 램을 사용토록 제어한다. 또한 제어로직부는 워드모드에 응답하여 두개의 램을 동시에 사용하도록 제어한다. 이때 기록포인터와 독출모인터는 바이트모드와 워드모드에 대응하여 어드레스를 지정하고, 데이타분배부와 데이타결합부는 데이타를 상기 지정된 어드레스에 소정모드(바이트모드, 워드모드)로 분배하여 기록하고 독출하여 결합한다.
[4. 발명의 중요한 용도]
선입선출 메모리

Description

선입선출 메모리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 선입선출 메모리 블럭도.

Claims (6)

  1. 선입선출 메모리회로에 있어서, 선입선출되는 제1저장수단과, 선입선출되는 제2저장수단과, 데이타모드 선택신호에 응답하여 저장을 제어하기 위하여 제1, 제2모드 제어신호를 출력하는 데이타모드 제어수단과, 상기 제1, 제2모드 제어신호에 의하여 기록독출을 위한 제1저장수단 및 제2저장수단의 위치를 지정하는 기록독출위치 지정수단과, 상기 제1, 제2모드 제어신호에 의하여 입력되는 데이타를 상기 기록독출위치 지정수단이 지정하는 위치로 분배하고 기록하는 데이타 분배수단과, 상기 제1저장수단 및 제2저장수단에 저장된 데이타를 상기 기록독출 위치 저장수단이 지정하는 위치에서 독출하고 결합하는 데이타 결합수단으로 구성함을 특징으로 하는 선입선출 메모리 회로.
  2. 제1항에 있어서, 상기 기록독출위치 지정수단은 독출신호에 응답하는 카운팅하는 독출카운터와, 독출카운터에서 카운팅된 값을 상기 제어수단의 제1, 제2모드제어신호에 응답하여 상기 제1, 제2저장수단에서 독출할 데이타의 위치로 지정하는 독출포인터와, 기록신호에 응답하여 카운팅하는 기록카운터와, 기록카운터에서 카운팅된 값을 상기 제어수단의 제1, 제2모드제어신호에 응답하여 상기 제1, 제2저장수단에 기록할 위치로 지정하는 기록포인터로 구성함을 특징으로 하는 선입선출 메모리 회로.
  3. 제2항에 있어서, 상기 제1 및 제2저장수단은 바이트 단위의 폭으로 구성된 램임을 특징으로 하는 선입선출 메모리 회로.
  4. 제3항에 있어서, 상기 모드제어신호는, 바이트단위의 데이타입력에 대응하는 바이트모드와 워드단위의 데이타입력에 대응하는 워드모드로 구성함을 특징으로 하는 선입선출 메모리 회로.
  5. 선입선출 메모리회로에 있어서, 선입선출되는 제1저장부와, 선입선출되는 제2저장부와, 데이타모드 선택신호에 응답하여 저장을 제어하기 위하여 제1, 제2모드 제어신호를 출력하는 데이타모드 제어부와, 독출신호에 응답하는 카운팅하는 독출카운터와, 독출카운터에서 카운팅된 값을 상기 데이타모드 제어부의 제1, 제2모드제어신호에 응답하여 상기 제1, 제2저장수단에서 독출할 위치로 지정하는 독출포인터와, 기록신호에 응답하여 카운팅하는 기록카운터와, 기록카운터에서 카운팅된 값을 상기 제어수단의 제1, 제2모드제어신호에 응답하여 상기 제1, 제2저장부에 기록할 위치로 지정하는 기록포인터와, 상기 제1, 제2모드제어신호에 의하여 입력되는 데이타를 상기 기록 포인터가 지정하는 위치로 분배하고 기록하는 데이타 분배부와, 상기 제1저장부 및 제2저장부에 저장된 데이타를 상기 독출 포인터가 지정하는 위치에서 독출하고 결합하는 데이타 결합부로 구성함을 특징으로 하는 선입선출 메모리 회로.
  6. 제1데이타폭 및 제2데이타폭으로 데이타를 기록독출하기 위한 선입선출 메모리회로에 있어서, 메모리 폭 가변 가능한 저장수단과, 모드선택신호에 응답하여 메모리폭 가변을 위한 제1, 제2제어신호를 발생하는 데이타 모드 제어수단과, 상기 제1제어신호에 응답하여 상기 제1데이타폭의 데이타를 저장수단에 기록독출할 제1위치를 지정하고, 상기 제2제어신호에 응답하여 상기 제2데이타폭의 데이타를 저장수단에 기록독출할 제2위치를 지정하는 기록독출지정수단과, 상기 제1제어신호에 응답하여 상기 제1데이타폭의 데이타를 지정된 제1위치로 기록하고 독출하며, 상기 제2제어신호에 응답하여 상기 제2데이타폭의 데이타를 지정된 제2위치로 기록하고 독출하기 위한 기록독출 제어수단으로 구성함을 특징으로 하는 선입선출 메모리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940030498A 1994-11-19 1994-11-19 선입선출 메모리 회로 KR100223626B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030498A KR100223626B1 (ko) 1994-11-19 1994-11-19 선입선출 메모리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030498A KR100223626B1 (ko) 1994-11-19 1994-11-19 선입선출 메모리 회로

Publications (2)

Publication Number Publication Date
KR960019295A true KR960019295A (ko) 1996-06-17
KR100223626B1 KR100223626B1 (ko) 1999-10-15

Family

ID=19398413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030498A KR100223626B1 (ko) 1994-11-19 1994-11-19 선입선출 메모리 회로

Country Status (1)

Country Link
KR (1) KR100223626B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541713B1 (ko) * 1999-02-05 2006-01-10 매그나칩 반도체 유한회사 메모리 컨트롤러

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498233B1 (ko) 2002-10-31 2005-07-01 한국전자통신연구원 선입선출 메모리 회로 및 그 구현 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541713B1 (ko) * 1999-02-05 2006-01-10 매그나칩 반도체 유한회사 메모리 컨트롤러

Also Published As

Publication number Publication date
KR100223626B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
RU97113713A (ru) Устройство и способ обработки информации
NL7704203A (nl) Tijdcompressie-inrichting.
KR960019295A (ko) 선입선출 메모리 회로
JPS55149084A (en) Clock apparatus
CA2148033A1 (en) Time-base conversion system
JPS578864A (en) Magnetic disk recording system
JP2723038B2 (ja) 記憶装置のデータ格納方法
KR950001477A (ko) 기억 회로
JPS5972487A (ja) 表示方法
JP2850366B2 (ja) バッファメモリ回路
JP2001022388A (ja) 音声カード
KR100293462B1 (ko) 음성신호기록매체및기록/재생장치
JP3036112B2 (ja) 多画面表示装置
SU1564620A2 (ru) Устройство дл управлени микропроцессорной системой
SU1163359A1 (ru) Буферное запоминающее устройство
SU1010653A1 (ru) Запоминающее устройство
JPS5715264A (en) Editing device
JPS60118989U (ja) 録音機能付時計
FR2323278A1 (fr) Procede d'enregistrement et d'extraction d'une image tramee sur une memoire
KR950012219A (ko) 반도체 녹음기용 메모리 정리 장치
JPS60128493A (ja) 表示制御方式
RU95112625A (ru) Запоминающее устройство
JP2519519Z (ko)
JPS6446829A (en) First-in/first-out memory
JPH0218757A (ja) ディスクのライトフォーマット制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110629

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee