JP2850366B2 - バッファメモリ回路 - Google Patents
バッファメモリ回路Info
- Publication number
- JP2850366B2 JP2850366B2 JP1106918A JP10691889A JP2850366B2 JP 2850366 B2 JP2850366 B2 JP 2850366B2 JP 1106918 A JP1106918 A JP 1106918A JP 10691889 A JP10691889 A JP 10691889A JP 2850366 B2 JP2850366 B2 JP 2850366B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- buffer memory
- buffer
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、例えばCD−Ｉ（コンパクト・ディスク・
インタラクティブ）等から読出されるADPCMデータをPCM
データにデコードする際に用いて好適なバッファメモリ
回路に関する。
インタラクティブ）等から読出されるADPCMデータをPCM
データにデコードする際に用いて好適なバッファメモリ
回路に関する。
「従来の技術」 CD−Ｉのリアルタイムファイルは、オーディオデー
タ、ビデオデータ、およびプログラムをインターリーブ
してディスク上に配置したファイルであり、再生はそれ
ぞれのデータの同期をとって行われる。このリアルタイ
ムファイルの中には、PCMデータを1/2,1/4,1/8,1/106に
圧縮したリアルタイム再生用のADPCMデータも含まれて
いる。
タ、ビデオデータ、およびプログラムをインターリーブ
してディスク上に配置したファイルであり、再生はそれ
ぞれのデータの同期をとって行われる。このリアルタイ
ムファイルの中には、PCMデータを1/2,1/4,1/8,1/106に
圧縮したリアルタイム再生用のADPCMデータも含まれて
いる。
ここで、PCMデータを圧縮したADPCMデータが、正しく
リアルタイム処理されるように、データブロックをディ
スク上のセクタにインターリーブ配置した場合のデータ
の状態を第５図に示す。図示の「＊」の記号は、オーデ
ィオデータが入っている位置を示しており、「・」の記
号は、インターリーブにより他のデータ（例えば、ビデ
オデータ、プログラムデータ等）を入れることができる
位置を示している。また、第６図にはCD−Ｉディスク上
のオーディオデータのデータ量と再生時間との関係を示
してある。このCD−Ｉディスク上のインターリーブされ
たオーディオデータを再生する場合、オーディオデータ
の再生時間は、図示のようにオーディオデータコントロ
ーラへの転送レート（読出し時間）より長くなる。この
ためCD−Ｉシステムでは、ディスクから供給されるオー
ディオデータにタイミングを合わせて再生しないと、デ
ータが失われたり、再生音に隙間が生じる。したがっ
て、実際に、圧縮されたオーディオデータをリアルタイ
ムで連続再生するためには、オーディオデータを一時記
憶しておくバッファメモリを１セクタ分以上用意し、現
在再生中のオーディオデータと次に再生するオーディオ
データとを一時記憶しておく必要がある。
リアルタイム処理されるように、データブロックをディ
スク上のセクタにインターリーブ配置した場合のデータ
の状態を第５図に示す。図示の「＊」の記号は、オーデ
ィオデータが入っている位置を示しており、「・」の記
号は、インターリーブにより他のデータ（例えば、ビデ
オデータ、プログラムデータ等）を入れることができる
位置を示している。また、第６図にはCD−Ｉディスク上
のオーディオデータのデータ量と再生時間との関係を示
してある。このCD−Ｉディスク上のインターリーブされ
たオーディオデータを再生する場合、オーディオデータ
の再生時間は、図示のようにオーディオデータコントロ
ーラへの転送レート（読出し時間）より長くなる。この
ためCD−Ｉシステムでは、ディスクから供給されるオー
ディオデータにタイミングを合わせて再生しないと、デ
ータが失われたり、再生音に隙間が生じる。したがっ
て、実際に、圧縮されたオーディオデータをリアルタイ
ムで連続再生するためには、オーディオデータを一時記
憶しておくバッファメモリを１セクタ分以上用意し、現
在再生中のオーディオデータと次に再生するオーディオ
データとを一時記憶しておく必要がある。
そこで、通常考えられるCD−Ｉシステムでは、２セク
タ分のオーディオデータを記憶する第1,第２のバッファ
メモリが用いられ、これらの第1,第２のバッファメモリ
にCD−Ｉディスクからのオーディオデータがセクタ単位
で書き込まれる。
タ分のオーディオデータを記憶する第1,第２のバッファ
メモリが用いられ、これらの第1,第２のバッファメモリ
にCD−Ｉディスクからのオーディオデータがセクタ単位
で書き込まれる。
この場合、まず、第１のバッファメモリに１セクタ分
のオーディオデータが書き込まれる。次に、第１のバッ
ファメモリ内のオーディオデータが読出されて再生され
る。この第１のバッファメモリの再生時に、第２のバッ
ファメモリへ次のオーディオデータが書き込まれる。こ
の第１のバッファメモリの再生が終了すると、引き続き
第２のバッファメモリのオーディオデータが読出されて
再生される。また、この第２のバッファメモリの再生時
に、既に再生が終了した第１のバッファメモリへ次のセ
クタのオーディオデータが書き込まれる。
のオーディオデータが書き込まれる。次に、第１のバッ
ファメモリ内のオーディオデータが読出されて再生され
る。この第１のバッファメモリの再生時に、第２のバッ
ファメモリへ次のオーディオデータが書き込まれる。こ
の第１のバッファメモリの再生が終了すると、引き続き
第２のバッファメモリのオーディオデータが読出されて
再生される。また、この第２のバッファメモリの再生時
に、既に再生が終了した第１のバッファメモリへ次のセ
クタのオーディオデータが書き込まれる。
そして、第２のバッファメモリの再生が終了すると、
上述した第１のバッファメモリのオーディオデータが再
生される。この第１のバッファメモリの再生時に、さら
に次のセクタのオーディオデータが第２のバッファメモ
リへ書き込まれる。このように一方のバッファメモリの
オーディオデータが再生されている間に、他方のバッフ
ァメモリに次のオーディオデータを書き込み、オーディ
オデータを待機させることで連続再生を可能にしてい
る。
上述した第１のバッファメモリのオーディオデータが再
生される。この第１のバッファメモリの再生時に、さら
に次のセクタのオーディオデータが第２のバッファメモ
リへ書き込まれる。このように一方のバッファメモリの
オーディオデータが再生されている間に、他方のバッフ
ァメモリに次のオーディオデータを書き込み、オーディ
オデータを待機させることで連続再生を可能にしてい
る。
「発明が解決しようとする課題」 ところで、上述したバッファメモリ回路では、２セク
タ分のバッファメモリを必要とするため、メモリ容量が
大きく、部品点数が多くなり、かつ、当該バッファメモ
リ回路の占有面積が大きくなるという問題を生じる。
タ分のバッファメモリを必要とするため、メモリ容量が
大きく、部品点数が多くなり、かつ、当該バッファメモ
リ回路の占有面積が大きくなるという問題を生じる。
この発明は、上述の問題点に鑑みてなされたもので、
メモリ容量を小さくすることができるバッファメモリ回
路を提供することを目的としている。
メモリ容量を小さくすることができるバッファメモリ回
路を提供することを目的としている。
「課題を解決するための手段」 このような問題点を解決するために、請求項１記載の
発明では圧縮ブロックデータを一旦バッファメモリに書
き込み、当該圧縮ブロックデータを順次読出して出力す
るにあたり、読出し完了以前に次の圧縮ブロックデータ
を書き込むように構成されたバッファメモリ回路であっ
て、 １ブロックの圧縮ブロックデータを書き込むのに要す
る時間Ｗで読出せるデータ量に１ブロックのデータ量を
加えた分のデータ記憶領域を有し、これら記憶領域内の
各部分はそれぞれ独立に書き込みまたは読出しのいずれ
かの状態に設定可能なバッファメモリ手段と、 このバッファメモリ手段に直前に書き込まれた１ブロ
ックデータを時間Ｒで順次読出していく読出制御部と、
この読出制御部による読出開始から時間（Ｒ−Ｗ）だけ
経過したことを検出する検出部と、この検出部の出力信
号を検出した時、現在読出し中の１ブロックデータのう
ちまだ読出しが完了していないデータ領域を除く前記バ
ッファメモリ手段の残り領域を次なる１ブロックデータ
の書込領域として割り付け、この書込領域に次の１ブロ
ックデータを順次書き込むように制御する書込制御部と
からなる読出書込制御手段と を具備してなり、 前記バッファメモリ手段のデータ記憶領域の容量を２
ブロック分のデータ量よりも小さくし、かつデータ読出
しを連続して行うようにしたことを特徴とするバッファ
メモリ回路。
発明では圧縮ブロックデータを一旦バッファメモリに書
き込み、当該圧縮ブロックデータを順次読出して出力す
るにあたり、読出し完了以前に次の圧縮ブロックデータ
を書き込むように構成されたバッファメモリ回路であっ
て、 １ブロックの圧縮ブロックデータを書き込むのに要す
る時間Ｗで読出せるデータ量に１ブロックのデータ量を
加えた分のデータ記憶領域を有し、これら記憶領域内の
各部分はそれぞれ独立に書き込みまたは読出しのいずれ
かの状態に設定可能なバッファメモリ手段と、 このバッファメモリ手段に直前に書き込まれた１ブロ
ックデータを時間Ｒで順次読出していく読出制御部と、
この読出制御部による読出開始から時間（Ｒ−Ｗ）だけ
経過したことを検出する検出部と、この検出部の出力信
号を検出した時、現在読出し中の１ブロックデータのう
ちまだ読出しが完了していないデータ領域を除く前記バ
ッファメモリ手段の残り領域を次なる１ブロックデータ
の書込領域として割り付け、この書込領域に次の１ブロ
ックデータを順次書き込むように制御する書込制御部と
からなる読出書込制御手段と を具備してなり、 前記バッファメモリ手段のデータ記憶領域の容量を２
ブロック分のデータ量よりも小さくし、かつデータ読出
しを連続して行うようにしたことを特徴とするバッファ
メモリ回路。
また、請求項２記載の発明は、請求項１記載のバッフ
ァメモリ回路において、前記圧縮ブロックデータは、AD
PCMデータのセクタデータであり、前記バッファメモリ
の容量は、1.5セクタ分のデータ記憶容量を有すること
を特徴とする。
ァメモリ回路において、前記圧縮ブロックデータは、AD
PCMデータのセクタデータであり、前記バッファメモリ
の容量は、1.5セクタ分のデータ記憶容量を有すること
を特徴とする。
「作用」 １ブロックデータを書き込むのに要する時間Ｗで読出
せるデータ量に、１ブロックデータ量を加えた分のデー
タ記憶領域を有し、これら記憶領域内の各部分はそれぞ
れ独立に書き込みまたは読出しのいずれかの状態に設定
可能なバッファメモリ手段を用意し、 読出制御部によってバッファメモリ入手段に直前に書
き込まれた１ブロックデータを時間Ｒで読出す。この
際、読出制御部による読出開始からの時間が所定の時
間（Ｒ−Ｗ）だけ経過したことを検出部によって検出す
る。そして、この検出部の出力信号に基づき、書込制
御部によって前記バッファメモリ手段上に、現在読出し
中の１ブロックデータのうち、まだ読出しが完了してい
ない領域以外の部分を次なる１ブロックデータの書込領
域として割り付け、この書込領域に次の１ブロックデー
タを書き込む。
せるデータ量に、１ブロックデータ量を加えた分のデー
タ記憶領域を有し、これら記憶領域内の各部分はそれぞ
れ独立に書き込みまたは読出しのいずれかの状態に設定
可能なバッファメモリ手段を用意し、 読出制御部によってバッファメモリ入手段に直前に書
き込まれた１ブロックデータを時間Ｒで読出す。この
際、読出制御部による読出開始からの時間が所定の時
間（Ｒ−Ｗ）だけ経過したことを検出部によって検出す
る。そして、この検出部の出力信号に基づき、書込制
御部によって前記バッファメモリ手段上に、現在読出し
中の１ブロックデータのうち、まだ読出しが完了してい
ない領域以外の部分を次なる１ブロックデータの書込領
域として割り付け、この書込領域に次の１ブロックデー
タを書き込む。
このように上述した〜の動作をタイミングを取り
ながらデータがなくなるまで繰り返す。
ながらデータがなくなるまで繰り返す。
「実施例」 次に図面を参照してこの発明の実施例について説明す
る。
る。
第１図は、この発明の一実施例の構成を示すブロック
図である。
図である。
この図において、１はオーディオデータを一時記憶す
るワークRAMであり、これがデータ復号用のバッファメ
モリに該当する。この場合、オーディオデータの連続再
生を行おうとする場合は、以下の点に注意する必要があ
る。
るワークRAMであり、これがデータ復号用のバッファメ
モリに該当する。この場合、オーディオデータの連続再
生を行おうとする場合は、以下の点に注意する必要があ
る。
（１）１セクタ分の再生が終わる前に、次のセクタのオ
ーディオデータをバッファメモリに書き込む。
ーディオデータをバッファメモリに書き込む。
（２）読出しが終わっていないオーディオデータの書か
れているメモリ領域に新たなオーディオデータを書き込
んではならない。
れているメモリ領域に新たなオーディオデータを書き込
んではならない。
上述の（１），（２）の条件から、ワークRAM1の記憶
容量は、１セクタ分書き込むのに要する時間を時間Ｗと
すれば、この時間Ｗで読出し可能なデータ量と１セクタ
分のデータ量とを足した分だけ必要となる。
容量は、１セクタ分書き込むのに要する時間を時間Ｗと
すれば、この時間Ｗで読出し可能なデータ量と１セクタ
分のデータ量とを足した分だけ必要となる。
ここで、書き込みに要する時間Ｗは、以下に示す
（ｉ），（ii）の時間の合計になる。
（ｉ），（ii）の時間の合計になる。
（ｉ） 検出回路2cからの信号S1が書込回路2aに供給さ
れてから、実際にオーディオデータを書き込みに行くま
でのCPU（中央処理装置）の処理時間。
れてから、実際にオーディオデータを書き込みに行くま
でのCPU（中央処理装置）の処理時間。
（ii） DMA（ダイレクト・メモリ・アクセス）等によ
ってオーディオデータを転送する時間。
ってオーディオデータを転送する時間。
ところで、第５図に示す各レベルに対して書き込み時
間Ｗが同じ場合、１セクタ分のオーディオデータの読出
し時間Ｒに対して書き込み時間Ｗが一番かかる（書き込
み時間Ｗに余裕がない）のは、読出し時間の一番短いレ
ベルＡステレオの時である。この実施例では、CD−Ｉデ
ィスクから１セクタ分のオーディオデータの読出す時間
は1/75秒であり、上記レベルＡステレオの再生時間Ｒは
上述した理由により2/75秒かかる。また、CD−Ｉでは、
1/75秒以内にオーディオデータをADPCMデコーダに送り
込まなければならない。したがって、書き込み時間Ｗで
読出せるデータ量を記憶させるのに必要バッファメモリ
の記憶容量は、最低0.5セクタ分必要となる。
間Ｗが同じ場合、１セクタ分のオーディオデータの読出
し時間Ｒに対して書き込み時間Ｗが一番かかる（書き込
み時間Ｗに余裕がない）のは、読出し時間の一番短いレ
ベルＡステレオの時である。この実施例では、CD−Ｉデ
ィスクから１セクタ分のオーディオデータの読出す時間
は1/75秒であり、上記レベルＡステレオの再生時間Ｒは
上述した理由により2/75秒かかる。また、CD−Ｉでは、
1/75秒以内にオーディオデータをADPCMデコーダに送り
込まなければならない。したがって、書き込み時間Ｗで
読出せるデータ量を記憶させるのに必要バッファメモリ
の記憶容量は、最低0.5セクタ分必要となる。
以上の結果、ワークRAM1の記憶容量は1.5セクタ分あ
ればよい。したがって、ワークRAM1は、第２図に示すよ
うに物理的サイズが相対アドレス「０」から「3455」ま
での1.5セクタ分の記憶容量があり、アドレス「０」〜
「2303」までをバッファＡ、アドレス「０」〜「1151」
とアドレス「2304」〜「3455」とをバッファＢとする。
この場合、アドレス「０」〜「1151」は、バッファＡと
バッファＢとで共用するようになっている。また、この
ワークRAM1は、オーディオデータの書き込みと読出しを
同時に行えるようになっている。ただし、１つのバッフ
ァに対して同時に書き込みと読出しを行うことはでき
ず、バッファＡが書き込み側になっている場合には、バ
ッファＢは読出し側になっており、反対にバッファＡが
読出し側になっている場合には、バッファＢは書き込み
側になっている。
ればよい。したがって、ワークRAM1は、第２図に示すよ
うに物理的サイズが相対アドレス「０」から「3455」ま
での1.5セクタ分の記憶容量があり、アドレス「０」〜
「2303」までをバッファＡ、アドレス「０」〜「1151」
とアドレス「2304」〜「3455」とをバッファＢとする。
この場合、アドレス「０」〜「1151」は、バッファＡと
バッファＢとで共用するようになっている。また、この
ワークRAM1は、オーディオデータの書き込みと読出しを
同時に行えるようになっている。ただし、１つのバッフ
ァに対して同時に書き込みと読出しを行うことはでき
ず、バッファＡが書き込み側になっている場合には、バ
ッファＢは読出し側になっており、反対にバッファＡが
読出し側になっている場合には、バッファＢは書き込み
側になっている。
２は読出書込制御回路であり、書込回路2a,読出回路2
b,および検出回路2cから構成されている。書込回路2a
は、ワークRAM1の書き込み用アドレスを発生し、この書
き込み用アドレスに基づいてワークRAM1に１セクタ分の
オーディオデータを時間Ｗで書き込むようになってい
る。読出回路2bは、ワークRAM1の読出し用アドレスを発
生し、この読出し用アドレスに基いきワークRAM1から１
セクタ分のオーディオデータを時間Ｒで読出して、ADPC
Mデコーダ３に供給するようになっている。検出回路2c
は、読出回路2bの読出開始から時間（Ｒ−Ｗ）だけ経過
したことを検出し、信号S1を書込回路2aに供給するよう
になっている。上記読出回路2bによって読出されたオー
ディオデータは、ADPCMデコーダ３に供給されるように
なっている。ADPCMデコーダ３では、オーディオデータ
がPCMデータに変換され、必要に応じてデジタルフィル
タ（図示略）等を介してD/A変換器（図示略）に供給さ
れるようになっている。PCMデータは、D/A変換器によっ
てアナログ信号に変換されるようになっている。
b,および検出回路2cから構成されている。書込回路2a
は、ワークRAM1の書き込み用アドレスを発生し、この書
き込み用アドレスに基づいてワークRAM1に１セクタ分の
オーディオデータを時間Ｗで書き込むようになってい
る。読出回路2bは、ワークRAM1の読出し用アドレスを発
生し、この読出し用アドレスに基いきワークRAM1から１
セクタ分のオーディオデータを時間Ｒで読出して、ADPC
Mデコーダ３に供給するようになっている。検出回路2c
は、読出回路2bの読出開始から時間（Ｒ−Ｗ）だけ経過
したことを検出し、信号S1を書込回路2aに供給するよう
になっている。上記読出回路2bによって読出されたオー
ディオデータは、ADPCMデコーダ３に供給されるように
なっている。ADPCMデコーダ３では、オーディオデータ
がPCMデータに変換され、必要に応じてデジタルフィル
タ（図示略）等を介してD/A変換器（図示略）に供給さ
れるようになっている。PCMデータは、D/A変換器によっ
てアナログ信号に変換されるようになっている。
次に第３図に示すタイミングチャートを参照して上記
構成によるこの実施例の動作について説明する。
構成によるこの実施例の動作について説明する。
まず、CD−Ｉディスクから１セクタ分のオーディオデ
ータが書込回路2aに供給される。書込回路2aでは、時刻
t1においてWRITE信号がワークRAM1に出力されるととも
に、「０」〜「2303」のアドレスデータが生成される。
そして、上記１セクタ分のオーディオデータは、この書
込回路2aによって上記アドレスデータに基づきバッファ
Ａに書き込まれる。
ータが書込回路2aに供給される。書込回路2aでは、時刻
t1においてWRITE信号がワークRAM1に出力されるととも
に、「０」〜「2303」のアドレスデータが生成される。
そして、上記１セクタ分のオーディオデータは、この書
込回路2aによって上記アドレスデータに基づきバッファ
Ａに書き込まれる。
バッファＡへの１セクタ分のオーディオデータの書き
込みが終了すると、時刻t3において読出回路2bにREAD A
信号が供給される。これにより第１回目のバッファA,B
の切り換えが生ずる。すなわち、第１回目のバッファ切
り換えタイミングは、バッファＡまたはＢに１セクタ分
のデータの書き込みが終了した時点に生ずる。READ A信
号が供給された読出回路2bでは、「０」から「2303」ま
でのアドレスデータが生成される。このアドレスデータ
に基づいて、読出回路2bによってバッファＡのオーディ
オデータが再生時間に合わせて順次読出されるととも
に、ADPCMデコーダ３に供給される。
込みが終了すると、時刻t3において読出回路2bにREAD A
信号が供給される。これにより第１回目のバッファA,B
の切り換えが生ずる。すなわち、第１回目のバッファ切
り換えタイミングは、バッファＡまたはＢに１セクタ分
のデータの書き込みが終了した時点に生ずる。READ A信
号が供給された読出回路2bでは、「０」から「2303」ま
でのアドレスデータが生成される。このアドレスデータ
に基づいて、読出回路2bによってバッファＡのオーディ
オデータが再生時間に合わせて順次読出されるととも
に、ADPCMデコーダ３に供給される。
また、検出回路2cでは上記読出回路2bによる読出開始
時刻t3からの時間経過の計測が行われる。この実施例で
は、具体的にはアドレスが「1152」になる時点、すなわ
ちバッファＡの（１−0.5）分が読出し完了した時点を
検出することで実現しているが、これは別途タイマ等を
設け、これにより計測するようにしてもよいことは勿論
である。そして、時刻t4において、すなわち読出開始時
刻t3から時間（Ｒ−Ｗ）だけ経過すると、検出回路2cか
ら書込回路2aに信号S1が供給される。この場合、データ
の読出し動作は、アドレス「1152」まできており、ワー
クRAM1には、１セクタ分の書き込み可能な領域が確保さ
れる。上記信号S1が供給された書込回路2aでは、時刻t5
においてWRITE信号がワークRAM1に出力されるととも
に、時刻t5〜t6にかけ、次のセクタのオーディオデータ
がアドレス「０」〜「1151」とアドレス「2304」〜「34
55」とに1/2セクタづつ分割されて書き込まれる。この
書込回路2aによる書き込み動作は、上述した読出回路2b
による読出し動作と並行して行われる。
時刻t3からの時間経過の計測が行われる。この実施例で
は、具体的にはアドレスが「1152」になる時点、すなわ
ちバッファＡの（１−0.5）分が読出し完了した時点を
検出することで実現しているが、これは別途タイマ等を
設け、これにより計測するようにしてもよいことは勿論
である。そして、時刻t4において、すなわち読出開始時
刻t3から時間（Ｒ−Ｗ）だけ経過すると、検出回路2cか
ら書込回路2aに信号S1が供給される。この場合、データ
の読出し動作は、アドレス「1152」まできており、ワー
クRAM1には、１セクタ分の書き込み可能な領域が確保さ
れる。上記信号S1が供給された書込回路2aでは、時刻t5
においてWRITE信号がワークRAM1に出力されるととも
に、時刻t5〜t6にかけ、次のセクタのオーディオデータ
がアドレス「０」〜「1151」とアドレス「2304」〜「34
55」とに1/2セクタづつ分割されて書き込まれる。この
書込回路2aによる書き込み動作は、上述した読出回路2b
による読出し動作と並行して行われる。
次に、時刻t7において、読出し回路2bにREAD B信号が
供給される。これにより第２回目のバッファの切り換え
が生じる。すなわち、第２回目以降のバッファ切換タイ
ミングは、バッファＡまたはＢの１セクタ分のデータの
読出しが終了した時点に生ずる。このようにして、読出
回路2bによるオーディオデータの読出し動作が終了する
と、引き続き時刻t7からバッファＢに割り当てられてい
るアドレス「０」〜「1151」とアドレス「2304」〜「34
55」とに書き込まれているオーディオデータが読出回路
2bによって順次読出されるとともに。ADPCMデコーダ３
に供給される。
供給される。これにより第２回目のバッファの切り換え
が生じる。すなわち、第２回目以降のバッファ切換タイ
ミングは、バッファＡまたはＢの１セクタ分のデータの
読出しが終了した時点に生ずる。このようにして、読出
回路2bによるオーディオデータの読出し動作が終了する
と、引き続き時刻t7からバッファＢに割り当てられてい
るアドレス「０」〜「1151」とアドレス「2304」〜「34
55」とに書き込まれているオーディオデータが読出回路
2bによって順次読出されるとともに。ADPCMデコーダ３
に供給される。
また、検出回路2cでは上記読出回路2bによる読出開始
時刻t7からの時間経過の計測（具体的には読出しアドレ
スの値の検出）が行われる。そして、時刻t8において、
すなわち読出開始時刻t7から時間（Ｒ−Ｗ）分だけ経過
すると、検出回路2cから書込回路2aに信号S1が供給され
る。書込回路2aでは、時刻t9においてWRITE信号がワー
クRAM1に出力さるとともに、時刻t9〜t10にかけて、次
のセクタのオーディオデータがバッファＡに割り当てら
れているアドレス「０」〜「2303」に書き込まれる。そ
して、時刻t11において、読出回路2bによるバッファＢ
の読出し動作が終了すると、読出回路2bによってバッフ
ァＡのオーディオデータが引き続き読出されるととも
に、ADPCMデコーダ３に供給される。
時刻t7からの時間経過の計測（具体的には読出しアドレ
スの値の検出）が行われる。そして、時刻t8において、
すなわち読出開始時刻t7から時間（Ｒ−Ｗ）分だけ経過
すると、検出回路2cから書込回路2aに信号S1が供給され
る。書込回路2aでは、時刻t9においてWRITE信号がワー
クRAM1に出力さるとともに、時刻t9〜t10にかけて、次
のセクタのオーディオデータがバッファＡに割り当てら
れているアドレス「０」〜「2303」に書き込まれる。そ
して、時刻t11において、読出回路2bによるバッファＢ
の読出し動作が終了すると、読出回路2bによってバッフ
ァＡのオーディオデータが引き続き読出されるととも
に、ADPCMデコーダ３に供給される。
このように、最初のオーディオデータをバッファＡに
書き込むと、次のオーディオデータはバッファＢに書き
込まれ、さらに、次のセクタのオーディオデータはバッ
ファＡに書き込まれるというように、バッファＡ→バッ
ファＢ→バッファＡ→バッファＢ……とオーディオデー
タが無くなるまで書き込みが繰り返される。また、書き
込みと同様に、読出しについてもバッファＡ→バッファ
Ｂ→バッファＡ→バッファＢ……と繰り返される。
書き込むと、次のオーディオデータはバッファＢに書き
込まれ、さらに、次のセクタのオーディオデータはバッ
ファＡに書き込まれるというように、バッファＡ→バッ
ファＢ→バッファＡ→バッファＢ……とオーディオデー
タが無くなるまで書き込みが繰り返される。また、書き
込みと同様に、読出しについてもバッファＡ→バッファ
Ｂ→バッファＡ→バッファＢ……と繰り返される。
次に、この発明の第２の実施例について説明をする。
なお、この実施例の電気的な構成は、第１図に示す第１
の実施例と同様である。
なお、この実施例の電気的な構成は、第１図に示す第１
の実施例と同様である。
第４図は、この実施例のワークRAMの論理的構成を説
明するための概念図である。この図において、ワークRA
M1は、物理的サイズが相対アドレス「０」から「3455」
まで1.5セクタ分あり、アドレス「０」〜「1151」まで
をバッファＡとバッファＢとで共用し、アドレス「115
2」〜「2303」までをバッファＡとバッファＣとで共用
し、アドレス「2304」〜「3455」までをバッファＢとバ
ッファＣとで共用するようになっている。
明するための概念図である。この図において、ワークRA
M1は、物理的サイズが相対アドレス「０」から「3455」
まで1.5セクタ分あり、アドレス「０」〜「1151」まで
をバッファＡとバッファＢとで共用し、アドレス「115
2」〜「2303」までをバッファＡとバッファＣとで共用
し、アドレス「2304」〜「3455」までをバッファＢとバ
ッファＣとで共用するようになっている。
上記構成によれば、まず、バッファＡに最初の１セク
タ分のオーディオデータが書込回路2aによって書き込ま
れる。そして、上記バッファＡのオーディオデータが読
出回路2bによって、順次読出され、この読出しがオーデ
ィオデータの前半部分の最終部分、すなわちアドレス
「1151」までくると、次の１セクタ分のオーディオデー
タがバッファＢに書き込まれる。この場合のオーディオ
データは、図示のようにバッファＡのオーディオデータ
の後半部分に連続するようにバッファＢに書き込まれ
る。
タ分のオーディオデータが書込回路2aによって書き込ま
れる。そして、上記バッファＡのオーディオデータが読
出回路2bによって、順次読出され、この読出しがオーデ
ィオデータの前半部分の最終部分、すなわちアドレス
「1151」までくると、次の１セクタ分のオーディオデー
タがバッファＢに書き込まれる。この場合のオーディオ
データは、図示のようにバッファＡのオーディオデータ
の後半部分に連続するようにバッファＢに書き込まれ
る。
次に、上述したバッファＡのオーディオデータが全て
読出されると、引き続き読出回路2bによってバッファＢ
のオーディオデータの前半部分，が順次読出され
る。そして、この読出しがバッファＢのオーディオデー
タ前半部分の最終部分、すなわちアドレス「3455」ま
でくると、次の１セクタ分のオーディオデータがバッフ
ァＣに書き込まれる。この場合もバッファＢと同様に、
バッファＢのオーディオデータの後半部分に連続する
ように書き込まれる。
読出されると、引き続き読出回路2bによってバッファＢ
のオーディオデータの前半部分，が順次読出され
る。そして、この読出しがバッファＢのオーディオデー
タ前半部分の最終部分、すなわちアドレス「3455」ま
でくると、次の１セクタ分のオーディオデータがバッフ
ァＣに書き込まれる。この場合もバッファＢと同様に、
バッファＢのオーディオデータの後半部分に連続する
ように書き込まれる。
そして、上述のバッファＡからバッファＢへの読出し
動作の引き継ぎと同様に、バッファＢのオーディオデー
タが全て読出されると、引き続き読出回路2bによってバ
ッファＣのオーディオデータが読出される。
動作の引き継ぎと同様に、バッファＢのオーディオデー
タが全て読出されると、引き続き読出回路2bによってバ
ッファＣのオーディオデータが読出される。
次に、読出し動作がバッファＣのオーディオデータ前
半部分の最終部分までくると、再びバッファＡに次の
１セクタ分のオーディオデータが書き込まれる。以下同
様に、読出し動作と書き込み動作とがバッファＡ→バッ
ファＢ→バッファＣ→バッファＡ……と繰り返される。
半部分の最終部分までくると、再びバッファＡに次の
１セクタ分のオーディオデータが書き込まれる。以下同
様に、読出し動作と書き込み動作とがバッファＡ→バッ
ファＢ→バッファＣ→バッファＡ……と繰り返される。
このように、この実施例では、オーディオデータがワ
ークRAM1のアドレス「０」から「3455」へリング形式に
書き込まれるという特徴がある。したがって、書込回路
2aおよび読出回路2bによって発生されるアドレスデータ
は、「０〜3455,0〜3455,……」と単純連続パターンで
よく、ハードウエアまたはソフトウエアの負担が軽減さ
れる。
ークRAM1のアドレス「０」から「3455」へリング形式に
書き込まれるという特徴がある。したがって、書込回路
2aおよび読出回路2bによって発生されるアドレスデータ
は、「０〜3455,0〜3455,……」と単純連続パターンで
よく、ハードウエアまたはソフトウエアの負担が軽減さ
れる。
なお、上述した第１および第２の実施例において、1/
2セクタ分のオーディオデータを読出したときに、次の
１セクタ分のオーディオデータを書き込むようにしたた
め、連続読出しに支障をきたすことなく、ワークRAM1の
記憶容量を25％小さくすることができる利点が得られ
る。また、バッファメモリへのオーディオデータの書き
込み時間Ｗがもっと短い場合には、ワークRAM1の記憶容
量は1.5セクタ分よりさらに小さくしてもよい。また、
ワークRAM1の記憶容量を1.5セクタ分以上用意して、各
バッファメモリに対応させれば、書き込み時間Ｗに読出
余裕ができ、CPU等の速度が遅いCD−Ｉシステムにも有
効である。
2セクタ分のオーディオデータを読出したときに、次の
１セクタ分のオーディオデータを書き込むようにしたた
め、連続読出しに支障をきたすことなく、ワークRAM1の
記憶容量を25％小さくすることができる利点が得られ
る。また、バッファメモリへのオーディオデータの書き
込み時間Ｗがもっと短い場合には、ワークRAM1の記憶容
量は1.5セクタ分よりさらに小さくしてもよい。また、
ワークRAM1の記憶容量を1.5セクタ分以上用意して、各
バッファメモリに対応させれば、書き込み時間Ｗに読出
余裕ができ、CPU等の速度が遅いCD−Ｉシステムにも有
効である。
「発明の効果」 以上説明したように、この発明によれば、バッファメ
モリ手段に直前に書き込まれた１ブロックデータを読出
す際に、当該バッファメモリ手段に１セクタ分のADPCM
データを書き込める領域が確保された時点で、次の１セ
クタ分のADPCMデータを書き込むことで、連続読出しに
支障をきたすことなく、バッファメモリ手段の記憶容量
を小さくすることができる利点が得られる。
モリ手段に直前に書き込まれた１ブロックデータを読出
す際に、当該バッファメモリ手段に１セクタ分のADPCM
データを書き込める領域が確保された時点で、次の１セ
クタ分のADPCMデータを書き込むことで、連続読出しに
支障をきたすことなく、バッファメモリ手段の記憶容量
を小さくすることができる利点が得られる。
第１図は、この発明の一実施例の構成を示すブロック
図、第２図は同実施例のバッファメモリの構成を説明す
るための概念図、第３図は同実施例の動作を説明するた
めのタイミングチャート図、第４図は、この発明の第２
の実施例のバッファメモリの構成を説明するための概念
図、第５図はオーディオデータをインターリーブ配置し
た場合のディスク上の状態を示す図表、第６図はディス
ク上のオーディオデータと再生音の時間関係を説明する
ためのタイミング図である。 １……ワークRAM（バッファメモリ手段）、 ２……読出書込制御回路（読出書込制御手段）、 2a……書込回路（書込制御部）、2b……読出回路（読出
制御部）、2c……検出回路（検出部）。
図、第２図は同実施例のバッファメモリの構成を説明す
るための概念図、第３図は同実施例の動作を説明するた
めのタイミングチャート図、第４図は、この発明の第２
の実施例のバッファメモリの構成を説明するための概念
図、第５図はオーディオデータをインターリーブ配置し
た場合のディスク上の状態を示す図表、第６図はディス
ク上のオーディオデータと再生音の時間関係を説明する
ためのタイミング図である。 １……ワークRAM（バッファメモリ手段）、 ２……読出書込制御回路（読出書込制御手段）、 2a……書込回路（書込制御部）、2b……読出回路（読出
制御部）、2c……検出回路（検出部）。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 7/30 G11C 7/00 G11C 11/00
Claims (2)
- 【請求項１】圧縮ブロックデータを一旦バッファメモリ
に書き込み、当該圧縮ブロックデータを順次読出して出
力するにあたり、読出し完了以前に次の圧縮ブロックデ
ータを書き込むように構成されたバッファメモリ回路で
あって、 １ブロックの圧縮ブロックデータを書き込むのに要する
時間Ｗで読出せるデータ量に１ブロックのデータ量を加
えた分のデータ記憶領域を有し、これら記憶領域内の各
部分はそれぞれ独立に書き込みまたは読出しのいずれか
の状態に設定可能なバッファメモリ手段と、 このバッファメモリ手段に直前に書き込まれた１ブロッ
クデータを時間Ｒで順次読出していく読出制御部と、こ
の読出制御部による読出開始から時間（Ｒ−Ｗ）だけ経
過したことを検出する検出部と、この検出部の出力信号
を検出した時、現在読出し中の１ブロックデータのうち
まだ読出しが完了していないデータ領域を除く前記バッ
ファメモリ手段の残り領域を次なる１ブロックデータの
書込領域として割り付け、この書込領域に次の１ブロッ
クデータを順次書き込むように制御する書込制御部とか
らなる読出書込制御手段と を具備してなり、 前記バッファメモリ手段のデータ記憶領域の容量を２ブ
ロック分のデータ量よりも小さくし、かつデータ読出し
を連続して行うようにしたことを特徴とするバッファメ
モリ回路。 - 【請求項２】前記圧縮ブロックデータは、ADPCMデータ
のセクタデータであり、前記バッファメモリの容量は、
1.5セクタ分のデータ記憶容量を有することを特徴とす
る請求項１記載のバッファメモリ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106918A JP2850366B2 (ja) | 1989-04-26 | 1989-04-26 | バッファメモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106918A JP2850366B2 (ja) | 1989-04-26 | 1989-04-26 | バッファメモリ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02285719A JPH02285719A (ja) | 1990-11-26 |
| JP2850366B2 true JP2850366B2 (ja) | 1999-01-27 |
Family
ID=14445807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106918A Expired - Fee Related JP2850366B2 (ja) | 1989-04-26 | 1989-04-26 | バッファメモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850366B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10271082A (ja) * | 1997-03-21 | 1998-10-09 | Mitsubishi Electric Corp | 音声データ復号装置 |
| JP3417476B2 (ja) * | 2000-09-06 | 2003-06-16 | 日本電気株式会社 | 多入力データ同期回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620306B2 (ja) * | 1986-02-24 | 1994-03-16 | 三菱電機株式会社 | 画像符号化復号化装置 |
| JP2644573B2 (ja) * | 1989-02-02 | 1997-08-25 | 日本電信電話株式会社 | 画像信号符号化装置の２面バッファメモリ切替方法 |
| JP2644574B2 (ja) * | 1989-02-02 | 1997-08-25 | 日本電信電話株式会社 | 画像信号復号化装置の２面バッファメモリ切替方法 |
-
1989
- 1989-04-26 JP JP1106918A patent/JP2850366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02285719A (ja) | 1990-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1382411A3 (ru) | Устройство дл управлени записью-воспроизведением цифровых данных на магнитном диске | |
| JP2850366B2 (ja) | バッファメモリ回路 | |
| KR19990060321A (ko) | 디지털 비디오 디스크-램 시스템에서 디펙트 섹터 데이터의처리방법 | |
| KR100373467B1 (ko) | 어드레스 발생 회로 | |
| JPH09146710A (ja) | 情報記録装置および情報再生装置 | |
| US7120734B2 (en) | Signal processing circuit for optical disk player having a shared memory for both an anti-shock mechanism and a CD-ROM decoder | |
| JP2669267B2 (ja) | バッファメモリ装置 | |
| JP3125641B2 (ja) | ディジタル磁気記録再生装置 | |
| JP2789656B2 (ja) | 音声デジタル信号の記録再生装置 | |
| JP2665153B2 (ja) | バッファ制御回路 | |
| JPS6370966A (ja) | デジタル記録再生装置 | |
| JPH02203469A (ja) | 記録装置と再生装置 | |
| JPS6358668A (ja) | 磁気記録再生装置のアクセス制御装置 | |
| JP2544327B2 (ja) | 磁気デイスク制御装置 | |
| JPH08195031A (ja) | ハードディスク装置 | |
| JP3036837U (ja) | コンピュータゲーム装置における記憶媒体再生装置 | |
| JPS61168104A (ja) | 音声蓄積装置 | |
| JPH0395787A (ja) | デジタル音楽情報の処理装置 | |
| JPH03296976A (ja) | 光ディスク記録再生装置 | |
| JPS5897171A (ja) | 電子編集の編集点検出回路 | |
| JPH02299036A (ja) | 情報記録再生方法 | |
| JP3332639B2 (ja) | 音声記録再生装置用メモリのリード／ライト制御方法及び制御回路 | |
| JPS61182686A (ja) | デイジタルオ−デイオフアイル装置 | |
| JP2000011520A (ja) | 記録再生装置 | |
| JPS63149834A (ja) | 光デイスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |