JPH04195550A - トレーサ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル情報処理装置等からのデジタル信号
を時系列的に記録するトレーサ装置に係り、デジタル情
報処理装置等の処理過程の記録等に利用できる。

〔従来の技術〕

従来より、デジタル情報処理装置等の実時間での動作を
解析するため、装置が動作中に実行した処理過程を記録
するトレーサ装置が利用されている。

このようなトレーサ装置としては、例えば、アドレスバ
ス、データバス、制御信号ラインおよびボート等をモニ
タし検出されるデジタル信号を記録用メモリ等に時系列
的に記録するものが用いられている。この種のトレーサ
装置において、デジタル信号の記録動作は、一般に所定
の記録開始信号の受信により開始され、記録用メモリの
全アドレスへの書き込みが終わるまで連続して行われる
ものである。

〔発明が解決しようとする課題〕

ところで、前述のトレーサ装置が適用されるデジタル情
報処理装置等において、検出されるデジタル信号の中に
意味のある有効信号の発生頻度が小さい場合、各有効信
号の間に意味のない無効信号が続くことになる。しかし
、前述のように従来のトレーサ装置では、記録動作が継
続して行われるため、意味のない信号もそのまま記録用
メモリ内に書き込まれる。このため記録の解析にあたっ
ては、まず記録用メモリに書き込まれた多量の無効信号
の中に混在する有効信号を抽出するという煩雑な作業が
必要となり解析が容易に行えないという問題があった。

本発明の目的は、記録の解析を容易にできるトレーサ装
置を提供することにある。

〔課題を解決するための手段〕

本発明は、対象装置から出力されるデジタル信号から所
定の記録開始信号を検出する検出回路と、前記記録開始
信号の検出により起動されて一定詩間毎にカウントアツ
プされる第１のカウンタと、この第１のカウンタのカウ
ントアツプを監視して規定の時間経過後に第１のカウン
タを停止させる時限監視回路と、この時限監視回路によ
る第１のカウンタの停止毎にカウントアツプされる第２
のカウンタと、前記第１および第２のカウンタによりア
ドレスされかつ第１のカウンタの作動時にのみ前記対象
装置からのデジタル信号を記録する記憶回路とを設けて
トレーサ装置を構成するものである。

ここで、記憶回路のアドレス指定にあたっては、第１お
よび第２のカウンタにより下位アドレスおよび上位アド
レスを指定する方式、第１のカウンタで与えられるアド
レスに第２のカウンタでオフセットをかける方式、ある
いは時限監視回路に規定された記録時間に応した頭載を
バンク単位として第１のカウンタでアドレスし、第２の
カウンタでバンクを指定する方式等が採用できる。

〔作用〕

このように構成された本発明においては、検出回路によ
りデジタル情報処理装置等の対象装置からのデジタル信
号中に所定の記録開始信号が検出されると、第１のカウ
ンタはカウントアンプを開始し、同時に記憶回路は対象
装置からのデジタル信号の記録を開始する。ここで第１
のカウンタは所定時間間隔毎にカウントアツプされ、こ
のカウンタに基づく記憶回路の書き込みナトレスが順次
変更される。このため、記憶回路には所定時間間隔毎の
デジタル信号が順次記録される。

第１のカウンタのカウントアツプは時限監視回路で監視
され、時限監視回路はカウント値がら規定の時間の経過
を検出すると第１のカウンタの作動を停止させるととも
に、第２のカウンタをカウントアツプさせる。なお、餉
ｌのカウンタの停止に伴い、記憶回路の記録動作が中断
される。

このような各動作は所定の記録開始信号が検出される毎
に繰り返し行われる。この際、第２のカウンタは記憶回
路の記録動作の中断と同時にカウントアンプされ、この
第２のカウンタによって記憶回路の上位アドレス、オフ
セット値、バンク階を与えて、順次第１のカウンタに基
づく書き込みアドレスを更新することにより、前回の記
録はそのまま保持される。なお、記録開始信号が検出さ
れてから規定の時間が経過する前に、すなわち記録が中
断される前に次の記録開始信号が検出された際には、そ
の時点で、第１のカウンタをリセットすること等により
、記録動作が当該時点から再び規定の時間にわたって行
われるように再設定することで、記録動作を順次延長す
ることが可能であり、有効信号が前記規定の時間以上連
続した場合でも漏れのない記録が可能となる。

以上のような動作の繰り返しにより、各記録開始信号よ
り規定の時間だけ記録を行い、不要なデジタル信号の記
録を抑制することが可能となる。

従って、効率のよい記録の解析が可能であり、これによ
り前記目的が達成される。

〔実施例〕

以下、本発明の構成について図面を参照して詳細に説明
する。

第１図は本発明の一実施例の回路構成を示すブロック図
である。

第１図において、本実施例のトレーサ装置は、発振回路
１とフリップフロップ２と２つのＡＮＤ回路３，４とを
有する時限監視回路１０を備えるとともに、記憶回路５
、第１のカウンタであるＣＴカウンタ６、第２のカウン
タであるＣＴＡカウンタ７、検出回路８および外部接続
を行うための外部接続端子９を備えて構成されている。

発振回路１の出力は、ＡＮＤ回路３の２つの入力の一方
および外部接続端子９に接続されている。

マタ、ＡＮＤ回路３の出力はＣＴカウンタ６のカウント
アツプ信号人力ＣＮおよび記憶回路５の書込許可信号人
力−Ｐに接続され、このＡＮＤ回路３の出力が“１”に
なる毎に、ＣＴカウンタ６はカウントアンプされる。Ａ
ＮＤ回路３の他方の入力はフリップフロップ２の出力に
接続されている。

このフリップフロップ２は、セット人力Ｓを検出回路８
の出力に接続され、リセット人力ＲをＡＮＤ回路４に接
続されている。このＡＮＤ回路４はＣＴカウンタ６の各
出力に接続され、ＣＴカウンタ６の規定値に達した事を
検出し、出力信号を”１”にする。

記憶回路５は、データ入力端子を外部接続端子９に接続
され、外部接続端子９に与えられるデジタル信号を記録
可能、かつ、記録内容を出力可能とされている。また、
記憶回路５はアドレス入力の下位、つまり下位アドレス
をＣＴカウンタ６の出力に接続され、アドレス入力の上
位、つまり上位アドレスをＣＴＡカウンタ７の出力に接
続される。

ＣＴＡカウンタ７はフリップフロップ２の出力に接続さ
れ、フリップロップ２の出力が“１′より“０”に変化
する毎にカウントアツプされる。

検出回路８は、入力を外部接続端子９に接続され、外部
接続端子９に入力されるデジタル信号が所定の値である
事を検出するとともに、出力が接続されるフリップフロ
ップ２のセット人力Ｓをセントするように構成されてい
る。

次に、本実施例の動作を第２図をも参照して説明する。

記録の対象となるデジタル情報処理装置等のハスライン
等を外部接続端子９に接続しておく。ここで、当該処理
装置を作動させると、第２図に示すような信号、バスサ
イクルのスタート信号ＳＣＯ、データサンプルタイミン
グＳＣ４、データライン信号へ〇が外部接続端子９に与
えられ、以下■〜■に示されるように記録および続出を
行うこととなる。

■検出回路８はＳＣＯが有効、すなわち、図中°゛０”
になった時に出力が有効になり、フリップフロップ２を
セットする。フリップフロップ２の出力が１”になると
ＡＮＤ回路３は発振回路ｌのクロック信号ＣＫをＣＴカ
ウンタ６のカウントアツプ端子に与え、ＣＴカウンタ６
をカウントアツプする。また、同時にＡＮＤ回路３の出
力は記憶回路５の書込許可信号−Ｐとなり、外部接続端
子９の値を記憶回路５に書き込む。

書込みの毎にＣＴカウンタ６がカウントアツプされ、順
次記憶回路５に書き込まれ、規定のカウント値になった
時、へＮＤ回路４の出力が”１”になりフリップフロッ
プ２をリセットし書込みを中断する。

フリップフロップ２がリセットされると　ＣＴＡカウン
タ７がカウントアンプされ、次の書込みに備える。

■書込みが中断され、その後に次のＳＣＯが検出される
場合には、書込み動作■はそのまま再開される。

■書込みが中断される前に次のＳＣＯが検出される場合
には、第１図中に図示されない回路により、１クロツク
遅れてＣＴカウンタ６のリセットおよびＣＴＡカウンタ
７のカウントアツプが行われ、書込みが延長される。す
なわち、この際、ＳＣＯの検出により、強制的な書込み
の瞬時中断の後すぐに書込み動作■が再開したことにな
るので、書込みは継続して行われるが、アドレスの重複
、つまりオーバーライドを防ぐことができる。

■このように、書込みの毎に下位アドレスをＣＴカウン
タ６のカウントアツプにより変更して、書込まれたデジ
タル信号にそれぞれ異なる下位アドレスを与え、かつ、
書込みが中断される毎に、上位アドレスをＣＴＡカウン
タ７のカウントアツプにより更新して、書込まれたたデ
ジタル信号のオーバーライドを防ぐという動作を繰り返
して、記憶回路５へのデジタル信号の書き込みが行われ
る。

この書込みの際、ＳＣＯの検出される間隔が時限監視回
路１０により監視される規定の時間より長い場合、つま
り、有効信号の発生頻度が小さい場合は、デジタル信号
の書込みは規定の時間だけ行われ、不要なデジタル信号
の記録が抑制される。

他方、ＳＣＯの検出される間隔が前述の規定の時間より
短い場合、つまり、を効信号の発生頻度が大きい場合は
、書込みが連続して行われ、必要なデジタル信号の記録
漏れを防ぐ。

■このような書込みによりデジタル信号を記録し、記憶
回路５のアドレス全てにデジタル信号が記録された、あ
るいは、記録の対象装置が停止した等により書込みを終
了させる。

記録されたこれらのデジタル信号の続出しは、第１図中
に図示されない続出装置により、記憶回路５のアドレス
を時系列順に呼び出し、記録されたデジタル信号を時系
列順にＣＲＴ表示装置等に表示、あるいはプリンタでプ
リントアウトするなどして行うことができる。

従って、本実施例においては次のような効果がある。

すなわち、バスサイクルのスタート信号を検出する毎に
一定時間記録し、目的の信号間隔が長い場合でも、無用
な記録が抑制されることににより、記録された信号の解
析が容易に行え、かつ、記憶回路５の記録用メモリを効
率よく使用できる。

また、ＣＴＡカウンタ７とＣＴカウンタ６との２つのカ
ウンタにより記憶回路５をアドレスし、ＣＴＡカウンタ
７は記録が中断される毎にカウントアツプされるので、
記録されたデジタル信号が何回目のスタート信号のとき
記録されたものであるかを容易に判別可能である。

なお、本発明は前述の実施例に限定されるものではなく
次に示すような変形を含むものである。

すなわち、前述の実施例では、ＣＴカウンタ６おヨヒＣ
↑＾カウンタ７の出力を記憶回路５の下位アドレス入力
および上位アドレス入力に接続して、記憶回路５のアド
レスを行っていたが、ＣＴカウンタ６で与・えられるア
ドレスにＣＴＡカウンタ７によってオフセットをかける
方式を採用してもよく、例えば、ＣＴカウンタ６を規定
の時間内に４回カウントアツプさせ、ＣＴＡカウンタ７
の１回でカウントアツプする幅をＣＴカウンタ６の４倍
以上に設定し、このＣＴカウンタ６の値とＣＴＡ々ウン
タ７の値との和の値で記憶回路５のアドレスを行うよう
に構成してもよい、また、規定の時間内にＣＴカウンタ
６がアドレス可能な領域をひとつのバンク単位とし、Ｃ
Ｔカウンタ６がこのバンク単位毎にアドレスし、ＣＴＡ
カウンタ７がバンク隘をアドレスするように構成しても
よい。

要するに、ＣＴカウンタ６が時限監視回路１０に停止さ
せられる毎に、ＣＴＡカウンタ７がカウントアツプされ
、次の書込みの際ＣＴカウンタ６が記憶回路５の前回と
は異なる領域をアドレスできればよい。

さらに、記憶回路５のアドレスの際、ＣＴカウンタ６お
よびＣＴＡカウンタ７によるアドレスがアドレスの飛び
を生し、１つずつ順番に行われなくともよいが、記憶回
路５のメモリに空のアドレスを生しるので、これを防止
するために、メモリアドレスに対して前詰めに書込むよ
うに記憶回路５の入力アドレスを変換する変換装置を記
憶回ｗ！５に備えてもよい。

前述の各実施例では時限監視回路１０に発振回路１を含
み、クロック信号を内部で発生しているが、他の装置等
からの外部クロック信号に同期させて動作してもよい。

その他、本発明の実施する際の具体的回路構成等は、前
記実施例の構成に限らず、本発明の目的を達成できる範
囲で他の回路構成等を採用してもよい。

〔発明の効果〕

以上に説明したように、本発明によれば、記録開始信号
を検出する毎に一定時間の記録を行うことにより、目的
の信号間隔が長い場合には自動的に中断し、有効信号の
みを拾い出して記録できるので、記録された信号の解析
が容易にできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成を示すブロック図
、第２図は前記実施例の動作を示すタイムチャートであ
る。 ５・・・記憶回路、６・・・第１のカウンタであるＣＴ
カウンタ、７・・・第２のカウンタであるＣＴＡカウン
タ、８・・・検出回路、１０・・・時限監視回路。

Claims (1)

【特許請求の範囲】
1. （１）対象装置から出力されるデジタル信号をクロック
   信号に同期して時系列的に記録するトレーサ装置におい
   て、前記対象装置から出力されるデジタル信号から所定
   の記録開始信号を検出する検出回路と、前記記録開始信
   号の検出により起動されて一定詩間毎にカウントアップ
   される第１のカウンタと、この第１のカウンタのカウン
   トアップを監視して規定の時間経過後に第１のカウンタ
   を停止させる時限監視回路と、この時限監視回路による
   第１のカウンタの停止毎にカウントアップされる第２の
   カウンタと、前記第１および第２のカウンタによりアド
   レスされかつ第１のカウンタの作動時にのみ前記対象装
   置からのデジタル信号を記録する記憶回路と、を含むこ
   とを特徴とするトレーサ装置。