JP2552174B2

JP2552174B2 - パルスピーク振幅検出方法およびその検出器

Info

Publication number: JP2552174B2
Application number: JP63109849A
Authority: JP
Inventors: ルイスバーコゥビィツマーレイ; ジェームズマズレックデビッド
Original assignee: Eaton Corp
Current assignee: Eaton Corp
Priority date: 1987-05-04
Filing date: 1988-05-02
Publication date: 1996-11-06
Anticipated expiration: 2011-11-06
Also published as: DE3852345T2; AU1523088A; EP0297701A3; US4788507A; DE3852345D1; AU592525B2; EP0297701B1; EP0297701A2; JPS6435275A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、パルスの各種パラメータの測定に係り、特
にパルスの最大振幅値およびその発生時間を測定するた
めなどに適用されるパルスピーク振幅検出方法および検
出器（検出回路）に関する。

（従来の技術）後述の本発明に関する説明の理解を助けるために、先
行技術のピーク検出回路の一例について、以下簡単に説
明する。第１図に示す従来のピーク検出回路は入力端子
Ａにおいてビデオ信号（VIDEO）を受信し、端子Ｄから
ピーク振幅信号（PEAK AMPL）を出力する一方、フォロ
ーホールド回路FHでこれを保持する。第１図の端子A,B,
Cにおける電圧をVa,Vb,Vcとしてそれぞれ第２図に図式
化して示す。

対数入力パルス信号Vaが回路TDによって遅延され、そ
の出力VcがFHに印加される。FHは端子Ｅにホールド命令
が与えられている時に出力電圧Vcを記憶する。なお、比
較器HCの端子ENに使用可能信号があることを条件に、比
較器HCの一方の入力電圧Vcが他方の入力電圧Vbより大き
いときに端子Ｅにホールド命令が与えられる。電圧Vbは
減算器SUにおいて電圧Vaから所定量XdBを減産して与え
られ、FHの擬似のトリガリングを低減する働きをする。
閾値比較THによって決定される閾値電圧V_Tにより電圧Va
の方が大きい場合常に端子ENに使用可能信号が存在す
る。時間Ｈにおいて電圧Vcが電圧Vbに達すると、比較器
HCはFHに対して命令し、端子Ｄに電圧Vcと同等電圧値を
保持させる。

（発明が解決しようとする課題）先行技術によるこの種の回路は、回路設計のパラメー
タを同じままにして非常に幅の狭いパルスと立上りの遅
いパルスの両方を精密に測定できないという問題点があ
る。パルスの幅が狭い場合には遅延時間Tdを短かくする
必要があるが、低速パルスについては反対に遅延時間Td
を長くする必要がある。ピークの誤認識を防止するため
には減衰値XdBをパルスのノイズを上回る程度に大きく
しなければならないが、減衰値XdBが大きくなると、遅
延時間Tdをさらに長くして立上り時間の遅いパルスが遅
延中心にXdB以上立上るようにしなければならない。上
述の従来回路では遅延時間より短かいパルスに関しては
正確に動作しないため、パルス幅の狭い場合は前記要件
によって事態がさらに悪化する。

本発明の目的は、広範囲の立上り時間および持続時間
を有するパルスの最大振幅を精密に測定し得る方法およ
び検出器を提供することにある。

本発明の別の目的は、広範囲にわたる立上り時間およ
び持続時間に関して最大振幅の発生時間を精密に指示す
る方法および検出器を提供することである。

さらに、本発明の別の目的は、パルスが最大振幅にあ
るという誤指示を排除し、真の最大振幅を選ぶような方
法および検出器を提供することである。

（課題を解決するための手段）本発明は、上記目的を達成するため、請求項1,請求項
９、請求項11および請求項19に記載の構成を有する。

（作用）本発明は、上記構成によって、まず、パルス信号がク
ロック間隔で標本化されてディジタル化される。閾値よ
り大きい最初の標本がピークレジスタに記憶され、例え
ばプリセットタイマのような所定時間間隔でサンプリン
グを開始する手段が始動される。タイマがタイムアウト
する前にさらに振幅の大きい後続振幅標本を受信した場
合、これが前に記憶された標本に代わって記憶される。
その後、タイマが再始動される。入れ替える大きな振幅
標本を受信しないままにタイマがタイムアウトするまで
この交換手順が反復される。次にストローブ信号が発生
させられる。そして、このストローブ信号によって最大
振幅標本が発生したことが伝えられる。また、対象振幅
が先行振幅よりノイズ分大きい場合、ノイズ抑制回路が
ノイズの抑制を行なうので、最大振幅を適正に選定でき
る。

（実施例）以下、添付図面を参照して本発明の一実施例を説明す
る。

ここに記載する好適実施例においては、第３図に示す
ように対数ビデオ増幅器（不図示）から出力されたアナ
ログ入力信号VIDEOがアナログ・ディジタル（A/D）変換
器の端子２に入る。A/D変換器が80MH_Z発振器CKの制御下
で（端子４）、VIDEOの振幅を拾いあげる。A/D変換器６
の出力がデータレジスタDRに付加される。

データレジスタDRのディジタル出力８がレジスタRBの
入力端子10と減算器SNの入力端子12に供給されている。
減算器SNは後述するような一定の条件下で入力される振
幅データからピークノイズ制御値PNSVを減算するために
使用される。減算器SNの出力14はレジスタRAの入力端子
16に入る。

レジスタRBの出力18から得られるデータR_Bが第４図に
示す閾値比較器TCの端子20に供給され、また、プログラ
ムされた閾値レベルを示す閾値データ（THRESH）が端子
22に供給される。THRESHは４ビットのフィールドにおい
てプログラム可能である。閾値比較器TCはレジスタRBか
ら出力されたデータR_BがTHRESHを上回る時に、その出力
端子24から信号DATAGTTHLDを出力する。入力されるデー
タR_BがTHRESHより大きくなった時に初めて後述の復合器
30が始動するように設定してある。THRESHのレベルは、
有効なパルスデータの無い時に閾値比較器TCの出力が頻
繁に作動することのないように選択・設定してある。

パルスが有効であるとみなされるために（単にノイズ
だげでなく）、少なくとも所定数の連続標本に関してパ
ルス振幅がプログラム可能な閾値より大きくなるようし
てある。このような設定に基づくパルスの評価方法を第
４図に示す。前記所定の必要なデータ標本数は１つから
４つの間でプログラムすることができる。閾値比較器TC
の出力信号DATAGTTHLDがクロックパルスC_Kの１サイクル
毎にパルス評価シフトレジスタSRに直列入力される。シ
フトレジスタSRは並列端子からそれぞれ信号S0,S1,S2,S
3を出力する。そのうち３つの信号S0,S1,S3,がNORゲー
トG1,G2,G3においてプログラムされた標本計数ENAVLD
（接続線28から入力される）と共にゲート制御される。
信号S0の出力端子をゲートG1,G2,G3の出力部と配線接続
することにより、該NORゲートG1,G2,G3とインバータ32
とで簡単な復号器30を形成する。復号器30は、パルス振
幅データR_BがクロックパルスC_Kの所定のサイクル数の亘
ってTHRESHを上回る場合にインバータ32から信号を出力
する。

有効データを受信すると、インバータ32はその出力信
号ORゲートOGを介してフリップフロップVLのＤ入力34に
アクティブなＨレベルを与える。フリップフロップVLの
端子36から出力される有効デーダVALID DATAが次のクロ
ックパルスC_KでＨレベルになる。端子36がORゲートOGの
別の入力端子38に帰還接続されていることによってVALI
D DATAはＨレベルに保持される。その後パルスデータの
処理を完了すると、不図示の装置からくる、端子40にお
けるリセットパルスRSTによってフリップフロップVLが
リセットされる。同じセットパルスRST（接続線41）がO
Rゲート42を通ってクリア端子43に供給され、このRSTの
供給によってシフトレジスタSRはリセットされる。出力
端子36にVALID DATAがあると、ORゲート42の第２入力端
子45を通過する信号を介してシフトレジスタSRはクリア
されうる。有効データの場合、次の段階でシフトレジス
タSRの出力信号S5がアクティブになる前にSRがクリアさ
れる。但し、所定数の連続標本についてデータが閾値を
上回っていない場合はノイズとみなされて信号S5がアク
ティブになり、出力端子36にVALID DATAが生じる前にデ
グリッチ（DE−GLITCH）ノイズ信号（DGN）が出力され
る。

デグリッチノイズ信号はRSTと同様にORゲート44に供
給される。ORゲート44の出力RST/DGNと呼ばれるパルス
信号であり、端子46においてノイズ情報を含む全ての符
号化回路装置をリセットして符号器が新たなパルスデー
タを受信できるように準備を行なう。パルスの評価はピ
ーク検出と並行して行なわれるため、パルスの処理前に
パルス検出器がパルス評価を行なうことで時間を損失す
ることはない。

端子46のパルス信号RST/DGNによってクリアされる副
回路の１つに第４図に示す活動開始フリップフロップAS
がある。この副回路には接続線48を介して漸減信号PKRE
GEN^＊が入力される。なおこのPKREGEN^＊は後述のピーク
レジスタPRにも係っている。接続線48からゼロのパルス
のPKREGEN^＊が取込まれるとインバータ52の出力50にハ
イパルスが生じる。ハイパルスがORゲートAOを通過して
フリップフロップASのＤ端子に達する。フリップフロッ
プASは発振器CKからクロックパルスC_Kを受信すると次の
クロックパルスを入力してASの端子54の出力をＨレベル
にする。端子54のこのハイ信号が活動開始信号ACT−STR
Tと称されるものである。このACT−STRTがORゲートAOの
別の端子56に帰還して、フリップフロップASが端子46か
らのRSTによりリセットされるまでフリップフロップAS
を能動状態に保持する。端子54のハイ信号の逆信号がAS
の否定出力端子58に出力される。この信号を用いて後述
のビークタイムアウト計数器PTのローディングが開始さ
れる。

好適実施例ではピークタイムアウト検出回路がパルス
の真のピークを選択して記憶し、ピークから一定時間の
遅延の後にストローブ信号（STROBE）を発生する。第５
図に示した回路部分に含まれる計数器PTは時間読み前に
該計数器PTに並行してデータをロードする１群の時間間
隔入力端子TIを備えている。この時間間隔の量が「ピー
クタイムアウト」の値であり、80MH_Z発振器CKの１〜15
の計数値の間でプログラム可能である。計数器PTはさら
に端子TIへのデータローディングを命令するロード同期
化端子SL,および発振器CKからクロックパルスC_Kが発生
した時に計数器PTをカウントダウンするクロップ端子を
有している。

第５図に示すように、活動が開始されなかった時はNO
Rゲート62の端子60には第４図に示す端子58からのハイ
信号が存在しており、このハイ信号は、計数器PTの反転
端子SL（同期化ローディング）に入る。この信号によっ
て計数器PTがその時間間隔端子TIに存在していたプログ
ラム計数値までロードされるようになる。

計数器PTの出力端子Q0,Q1,Q2,Q3,Q4は計数器PTの４つ
のステージの状態を示すデータを有しており、相互に接
続されて計数器PTがゼローまでカウントダウンした時
に、これを認識するワイヤードOR復号器63を形成してい
る。計数器PTはまた、その計数動作の許可および禁止を
行なう端子ENも有している。計数器PTはさらに、そのデ
ータステージの全部をゼロの状態にするリセット端子MR
も備えている。

第５図に示すように、比較器ABが設けられており、パ
ルスの振幅に関する新しい標本値を示す端子Ａのデータ
Ａと、通常はより古いパルス振幅標本値を示す端子Ｂの
デーダＢとを比較する。データＡの方がデータＢより大
きい時に比較器ABの端子64に出力が生じる。端子64から
の信号はインバータ66を介してその出力が端子68に接続
されているワイヤードORゲートに供給される。端子64か
らの信号はまたANDゲート70の入力にも供給される。AND
ゲート70の出力はORゲート62の別の入力、ひいては、計
数器PTのロード同期化端子SLに供給される。

第５図はピークレジスタPRを示しているが、このピー
クレジスタPRはレジスタRBからパルス振幅データR_Bを受
信するデータ入力端子72と、そのデータ内容を出力する
出力端子74とを有している。また、発振器CKからクロッ
クパルスC_Kを受信するクロック端子76も有している。

ピークレジスタPRの端子69に制御信号PKREGEN^＊が印
加されることによって、ピークレジスタPRのデータ受信
の許可および禁止が行なわれる。端子69が受信するPKRE
GEN^＊はワイヤードORゲート68からのものであり、この
ゲート68は、次の３つの信号すなわち（ａ）比較器ABか
ら供給されてインバータ66から出力された信号，（ｂ）
計数器PTのゲート63から供給されてインバータ80から出
力された信号，（ｃ）閾値比較器TCから供給されてイン
バータ82から出力された信号を入力する。

端子69の信号がPKREGEN^＊である。このPKREGEN^＊は第
４図に示すインバータ52の入力端子および第６図に示す
各部位にも供給される。PKREGEN^＊がゼロである時に、
クロック周期と同時にピークレジスタPRをロードしなけ
ればならないことを示す。

ピークレジスタPRは次のような時に端子78にRST/DGN
を受けてクリアされる。（ａ）電力を投入した時、
（ｂ）最新に処理したパルスデータの記述データをピー
ク検出器の次に来る回路によって読み取った後、ピーク
検出器全体がリセットされた時、（ｃ）閾値を越えたノ
イズがピーク検出器によって処理されたが、その後第４
図のパルス評価回路SRによって放棄（デグリッチ）され
た時。

パルス入力が開始すると、次の手順でピークレジスタ
PRに最初のパルス振幅データがロードされる。フリップ
フロップASは既にRST/DGNによってクリアされているた
め、計数器PTのローディングも完了している。後述する
ピークノイズ抑制回路も既にRST/DGNによってリセット
されており、作動されていない。ピークレジスタPRもリ
セット信号によってクリアされているため、PRとデータ
Ｂはゼロである。

レジスタDRから出たデータがレジスタRBに入り、減算
器SNを経由してレジスタRAに入る。このデータは閾値を
超えているため、インバータ82（第５図）はゼロを出力
する。計数器PTの計数値がゼロでないため、インバータ
80はゼロを出力する。ピークレジスタPRはまだ全くデー
タを受けていないので、比較器ABの端子Ｂにゼロのデー
タを与えている。データＡは端子Ｂのゼロのデータより
大きいので、比較器ABの端子64の出力が‘1'になる。従
って、インバータ66はゼロを出力する。ワイヤードORゲ
ート68の全入力がゼロであるため、信号PKREGEN^＊はLOW
になる。PKREGEN^＊によってフリップフロップASが作動
する。また、端子69からPKREGEN^＊を受けることで、ピ
ークレジスタPRも動作解除され、端子72に入力されたレ
ジスタRBからのデーダがロードされる。

計数器PTのクロック端子にクロックパルスC_Kが与えら
れる毎に計数器PTは１計数値ずつカウントダウンする。
計数器PTがゼロに達するまでにそれより大きい振幅標本
値が発生しなければ、その時ピークレジスタPRで読取中
の振幅値がピークとして処理され、後述するようにスト
ローブ信号STROBEが生じる。

これに対して計数器PTがゼロに達する前にそれより大
きい振幅標本値が発生した場合は、比較器ABが端子64に
別の出力信号を出し、レジスタRBの中に存在している新
しい振幅値（古いものより大きい）をピークレジスタPR
にロードする。端子64からの出力信号が計数器PTをその
計数値一杯までリセットし、再び所定の時間間隔を最初
から計数する。この時の計数器PTの計数値がゼロでない
ため、STROBEは発生されていない。計数器PTの計数値が
ゼロであることは後述するようにストローブ信号発生の
必要条件である。

各種のスクリーニング回路でピーク振幅値の候補とし
て新たに認定されたパルス振幅値も同様に比較器ABにお
いて、ピークレジスタPRに記録されているそれ以前の最
大振幅値と比較される。新しい振幅値が古いものより大
きい場合、またその場合に限ってその新しい振幅値が古
い振幅値に代わっピークレジスタPRに記憶され、計数器
PTが再びロードされる。最後に計数器PTがゼロまでカウ
ントダウンすると、STROBEの出現によってピークレジス
タPRの内容がパルス全体のピーク振幅であるとされる。

第６図にピークノイズ抑制回路を示しているが、この
回路の目的は、パルスピーク上部にあると考えられるノ
イズまたはリプルがピーク検出回路を混乱させるのを防
止することにある。また、ピークノイズ抑制回路はA/D
変換器が一方の出力レベルから他の出力レベルに境界的
に変化する際にピーク検出回路を保護する働きもする。
ピークノイズ抑制回路は入力パルスがそのピーク値近傍
にある時にガード帯域を提供することによってピーク検
出回路が真のピークを補捉し易いように機能する。

パルスの開始と同時にピークノイズ制御機能が働かな
くなるため、レジスタRAはレジスタRBと同じデータをロ
ードする。ピークノイズ抑制機能が働いている時は、デ
ータレジスタDR（第３図）の出力データから所定数のデ
シベルを引いたものがレジスタRAにロードされる。この
時レジスタRAの内容はレジスタRBのデータより小さくな
る。レジスタRAの内容を用いて先にピークレジスタPRに
記憶されているデータと新データとの比較を行なう。前
記の減算した量がピークノイズ抑制PNSVと呼ばれるもの
で、０〜３単位の間でプログラム可能である。ここに記
載する実施例では各単位が1dBである。PNSVをゼロに設
定すると、減算器SNは作動されても減算を全く行なわな
い。

PNSVには次のような効果がある。すなわち、PNSVを使
用するまでは、ピーク比較器ABの出力レベルをハイにす
るためには振幅測定に関する新データがレジスタPRに先
に記憶されているデータより例え一単位でも大きければ
良いのであるが、PNSVを使用すると新データはレジスタ
PRのピークデータより少なくともPNSV＋１大きくなけれ
ばならないため、ノイズ排除性が存在することになる。

レジスタRBの減算されないデータが適当な時期にピー
クレジスタPRにロードされるデータであり、これが比較
器TCにおいて閾値との比較に使用される。

PNSVを作用させるためには２つの事象が続いて起こる
必要がある。まず、１クロック周期でピークレジスタPR
のロードを行なわねばならない。これを指示するのはPK
REGEN^＊がＬレベルの時である。この指示はＤフリップ
フロップNVに記憶される。第２次のクロック周期でピー
クレジスタPRがロードされてはならない。PKREGEN^＊が
Ｈレベルであることによってこれが検出される。これら
２つの事象が引続いて起こり、これを第６図に示すＤフ
リップフロップNVと、インバータ84と負論理ANDゲート8
6から成る回路が検出した時に、負論理ANDゲート86が端
子88にゼロ信号を発生する。ノイズ抑制レジスタNSのク
ロック使用可能端子90がレジスタNSのＤ端子に存在して
いる所望ノイズ値データNOISVALをクロックパルスによ
ってクロックインさせ、結果的に得られるピークノイズ
値データはPNSV^＊として反転されたデータ形態でレジス
タNSの出力端子に存在する。減算器SNにおいてデータレ
ジスタDRの出力のデータからPNSVを引いた後、残りがレ
ジスタRAに伝送される。レジスタRAの出力データが比較
器ABにおいてピークレジスタPRの内容と比較される。そ
してPNSVを引かれてレジスタRAに記憶されている新デー
タがピークレジスタPRに記憶されているデータ全体より
大きいか小さいかどうかが確認される。新データの方が
大きい場合は減算していないレジスタRBの新データがピ
ークレジスタPRに伝送される。

ストローブ回路は第５図に示すように１ビット端子92
を備えるストローブフリップフロップSFを含む。計数器
PTがゼロまでタイムアウトした時、ワイヤードOR復号器
63がインバータ94およびORゲート96を介して端子92に信
号を送る。フリップフロップSFはそのクロック端子98に
発振器CKからのクロックパルスC_Kを受信し、全体として
検出器からの出力信号として作用するストローブ信号ST
ROBEを端子100に設定する。端子100からの出力信号は帰
還線104を介してORゲート96の別の入力にも供給され、
フリップフロップSFを能動状態にラッチする一方、計数
器PTのMR端子にも供給されており、該計数器PTのリセッ
トを行なう。

端子100のSTROBEはレジスタPRの端子74のデータがパ
ルスのピークを表していることを示す（また、そのピー
ク計数器PTの事前ロードに等しい所定の遅延時間分STRO
BEより前に発生したことを示す）。

フリップフロップSFはORゲート108から端子106に受信
する信号によってクリアすることができる。ORゲート10
8の入力は、（ａ）システムの他の部分（不図示）から
送られて来て、パルスに関して必要なピーク振幅出力デ
ータを受信したことを示すリセット信号RSTと、（ｂ）
評価フリップフロップVLの否定出力端子から送られて来
て、有効データが出現するまでフリップフロップSFをク
リアした状態に保持するための否定有効データVALID DA
TA^＊とである。

STROBE（ピークから一定の遅延時間を経て発生する）
により受信信号の搬送周波数（パルスが搬送波の検出エ
ンペロープであると仮定した場合）等のその他のパルス
パラメータを正確に測定することが可能になる。到着方
向についても精密測定が可能になる。STROBEはまた被測
定パラメータと標本を取る時期に関する情報も与える。
通常の場合、パラメータを最も精密に標本化できるの
は、パルスと前縁や後縁より、そのピークにおいてであ
る。

幅の狭いパルスの場合、パルスがそのピークまたはそ
の近傍にある時間が短かくなるのはもちろんである。こ
のためアナログデータ径路およびディジタルタイミン
グ径路における遅延に関する結合不確実度を小さくする
必要が生じる。特に、この結合不確実度を被測定パルス
の狭い幅よりさらに小さくすることが必要である。本発
明のパルスピーク振幅検出方法およびその検出器による
と、ディジタル遅延における不確実度を１クロック期
間、すなわち12.5ナノセカンド以下にすることができ
る。

（発明の効果）以上説明したように、本発明は、所定時間経過する前
に先に記憶された振幅標本により大きい振幅標本を受信
した時、所定時間間隔でサンプリングを開始する手段
が、新しい振幅標本を先の振幅標本に取って代えて記憶
させる一方、新しい振幅発生時からサンプリングを開始
するので、ディジタル遅延における不確実度を小さくで
きる。また、入って来るパルスを分析し得る速度をスル
ープット速度と呼ぶが、本発明の回路ではのスループッ
ト速度が先行技術に比べてはるかに高くなる。

【図面の簡単な説明】

第１図は従来のピーク検出回路の一例を示すブロック
図、第２図は先行技術の波形を様式化して示す波形図、第３図は本発明の好適実施例の、振幅標本化装置を含む
入力部分を示すブロック図、第４図はパルス評価回路および活動開始回路を示すブロ
ック図、第５図はピークに続いて間隔をタイムアウトする回路お
よびピーク振幅に関するデータを出力し、ストローブ信
号を発生する回路、第６図はパルス振幅から一定量を減算してノイズによる
擬似のトリガリングを低減する回路である。 A/D変換器……アナログ・ディジタル変換器、 TC……閾値比較器 SR……パルス評価用シフトレジスタ PT……パルスタイムアウト計数器 PR……ピークレジスタ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭58−215565（ＪＰ，Ａ) 特開昭55−113961（ＪＰ，Ａ) 特開昭60−135771（ＪＰ，Ａ) 特開昭59−91372（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】連続的に何回かパルスの波形を標本化して
その振幅を測定する段階と、パルスのピーク振幅となり得る振幅標本の発生により第
１信号を発生する段階と、該第１信号に応答して第１振幅を記憶する第１記憶段階
と、前記第１振幅の発生により所定の第１時間間隔でサンプ
リングを開始する段階と、第２振幅標本が前記第１時間間隔の間に発生しかつ前記
第２振幅が第１振幅を上回っている場合に該第２振幅標
本の発生と同時に第２信号を発生する段階と、該第２信号に応答して第２振幅を記憶する第２記憶段階
と、前記第２振幅の発生時に所定の第２時間間隔でサンプリ
ングを開始する段階と、その後に先行標本を上回る振幅標本が発生することのな
いまま前記最新の時間間隔が完了するまで該振幅標本が
発生する毎に前記信号発生，振幅記憶および所定時間間
隔でのサンプリングの開始の３つの段階を同様に反復す
る段階とを含んで成るパルスピーク振幅検出方法。
【請求項２】前記第１記憶段階の後の前記記憶段階の各
々が先に記憶された振幅を交換することを含んで成る請
求項１記載のパルスピーク振幅検出方法。
【請求項３】前記所定時間間隔でサンプリングを開始す
る段階の全てが接続時間の等しいプログラム可能な所定
時間間隔でサンプリングを開始する段階を含んでなる請
求項１記載のパルス振幅検出方法。
【請求項４】前記振幅記憶段階の少なくとも１つが所定
の閾値を上回る振幅のみを記憶することから成る請求項
１記載のパルスピーク振幅検出方法。
【請求項５】前記所定時間間隔でサンプリングを開始す
る段階の少なくとも１つは振幅標本が所定の閾値を上回
る場合に限って所定時間間隔でサンプリングを開始する
ことから成る請求項１記載のパルスピーク振幅検出方
法。
【請求項６】最大振幅標本の発生時間に関する情報を伝
達するストローブ信号を提供する段階を最終段階として
さらに含んで成る請求項１記載のパルスピーク振幅検出
方法。
【請求項７】前記ストローブ信号提供段階が前記最新に
完了された時間間隔の完了時間に基づくストローブ信号
を提供することから成る請求項６記載のパルスピーク振
幅検出方法。
【請求項８】前記ストローブ信号提供段階が所定の閾値
を上回る連続振幅標本の数を追跡することと前記標本数
が所定数を上回る場合に限って関連するストローブ信号
を提供することとから成る請求項６記載のパルスピーク
振幅検出方法。
【請求項９】前記信号発生段階、振幅記憶段階および振
幅が先行振幅を上回る場合に所定時間間隔でサンプリン
グを開始する段階の少なくとも何か１つは、前記振幅が
前記先行振幅を少なくとも所定の抑制値を上回る場合に
限って生じる請求項１記載のパルスピーク振幅検出方
法。
【請求項１０】前記時間間隔をディジタル式にプログラ
ムする第１段階を補足的に含んで成る請求項１記載のパ
ルスピーク振幅検出方法。
【請求項１１】連続的に何回かパルスの波形を標本化し
てその振幅を測定する標本化装置（A/D）と、パルスのピーク振幅となり得る振幅標本の発生時に第１
信号を発生する手段（TC,SR）と、該第１信号に応答して前記第１振幅を記憶する記憶手段
（PR）と、前記記１振幅の発生時に所定の第１時間間隔でサンプリ
ングを開始する計時手段（PT）と、第２振幅標本が前記第１時間間隔中に発生しかつ前記第
２振幅が第１振幅を上回る場合に前記第２振幅標本の発
生時に第２信号を発生する手段（TC,SR）と、該第２信号に応答して第２振幅を記憶する記憶手段（P
R）と、前記第２振幅の発生時に所定の第２時間間隔でサンプリ
ングを開始する計時手段（PT）と、その後に先行標本を上回る振幅標本が発生することのな
いまま前記最新の時間間隔でサンプリングが完了するま
で該振幅標本が発生する毎に上記３つの手段（すなわち
信号発生手段（TC,SR），記憶手段（PR），計時手段（P
T））の機能を同様の方法で反復する手段とを含んで成
るパルスピーク振幅検出器。
【請求項１２】前記記憶手段の全てが１つの記憶手段に
先に記憶されている振幅を交換する手段（AB,RB,PR）を
含んで成る請求項11記載のパルスピーク振幅検出器。
【請求項１３】前記計時手段の全てが持続時間の等しい
プログラム可能な所定時間間隔でサンプリングを開始す
る手段（62,PT）を含んで成る請求項11記載のパルスピ
ーク振幅検出器。
【請求項１４】前記信号発生手段の全てが所定閾値を上
回る振幅の発生時のみ信号を発生する手段（TC）を含ん
で成る請求項11記載のパルスピーク振幅検出器。
【請求項１５】前記計時手段の全てが振幅標本が所定の
閾値を上回る場合に限って所定時間間隔でサンプリング
を開始する装置（PT）を含んで成る請求項11記載のパル
スピーク振幅検出器。
【請求項１６】最大振幅標本の発生時間に関する情報を
伝達するストローブ信号を提供する手段（94,96,SF）を
さらに含んで成る請求項11記載のパルスピーク振幅検出
器。
【請求項１７】前記ストローブ信号発生手段が前記最新
に完了した時間間隔の完了時間に基づいてストローブ信
号を発生する手段（SF）を含んで成る請求項16記載のパ
ルスピーク振幅検出器。
【請求項１８】前記ストローブ信号発生手段が、所定の
閾値を上回る連続振幅標本の数を追跡して、前記標本数
が所定数を上回る場合にのみ関連するストローブ信号を
提供する手段（SF,94,96）を含んで成る請求項16記載の
パルスピーク振幅検出器。
【請求項１９】前記信号発生手段，記憶手段および振幅
が先行振幅を上回る場合に所定時間間隔でサンプリング
を開始する計時手段の少なくとも何れか１つは、該振幅
が所定のノイズだけ前記先行振幅よりも上回る場合に限
ってノイズ抑制する手段を含んで成る請求項11記載のパ
ルスピーク振幅検出器。
【請求項２０】前記計時手段の全てが前記時間間隔をデ
ィジタル式にプログラムする単一計時手段を含んで成る
請求項11記載のパルスピーク振幅検出器。