JPH02138877A - 波形記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は波形記憶装置に関するものである。

〈従来の技術〉 波形デジタイザは、アナログ信号を成るサンプルレート
でデジタル値に変換してメモリに格納し、その後デジタ
ル値を再びアナログ波形に戻して記録等を行う装置であ
る。このような波形デジタイザは、単発・突発的に発生
ずる現象波形の記録にしばしば用いられる。従来の波形
デジタイザは、入力のアナログ波形を取込むタイミング
を自分自身で判断する機能を持っておらす、他の装置か
ら加えられたスタート・ストップで制御される単純な機
構であった。従って、突発的に生じる異常波形等を従来
装置で記録しようとすると、以下に説明する問題かあっ
た。

〈発明が解決しようとする課題〉 第６図は従来装置でメモリに取込まれた波形例を示す図
である。波形取込み作業は、効率良く波形を記憶すると
言う機能を備えておらす、単に波形デジタイザのメモリ
サイズをオーバするまで取込むという動作である。従っ
て、期待する波形か記憶されているか否かは、メモリの
内容を先頭から順にサーチすることで初めて確認でき、
数ＫＷ以上のメモリの場合にはサーチ時間が解析時間よ
り大幅に長くなっていた。第６図で説明すれは、例えば
同図のＡ部と０部は無駄な部分であり、８部が解析した
い部分であるとする。この場合、Ａ部分のサーチが完了
した後、所望のＢ部分の存在を発見できるのであり、サ
ーチに時間がかがる。

またサーチ結果、解析対象波形が記憶されていない場合
も生じていた。

このように従来の波形デジタイザ（波形記憶装置）では
、解析に至るまでが処理の大半を占め低速処理である問
題、又は、所望の現象を確実記録できる保証がない等の
問題をかがえていた。

本発明の目的は、解析対象の波形をリアルタイムで選択
し、これを効率良くメモリに取込むことができる波形記
憶装置を提供することである。

く課題を解決するための手段〉 本発明は、上記課題を解決するために 入力アナログ信号を２つに分岐し、分岐した一方の信号
のデジタル値を出力する第１手段（２）と、分岐した他
方の信号の低周波成分のデジタル値を出力する第２手段
（３）と、 この２つの手段から出力される信号を導入し、信号の位
相を合せる２つのシフトレジスタと、第１手段（２）の
出力に基づくデジタル信号をｌｌｌｉ次格納するデータ
メモリ（１０）と、 前記２つのシフトレジスタの上位複数ビットを比較し、
異なる場合異常検出信号を出力する第１のコンパレータ
と、 入力アナログ信号の一部波形をＮ個にわたりサンプリン
グし、このデジタイズ値を予め格納しておく波形パター
ンメモリと、 クロック信号を計数してその計数値を前記波形パターン
メモリへ読み出しアドレスとして加え、後述する第２の
コンパレータのクリア信号により計数内容かクリアされ
、計数値Ｎを同期検出信号として出力するカウンタと、 波形パターンメモリの内容と前記２つのシフトレジスタ
のどちらか一方から出力される信号の上位複数ビット同
士を順次比較し、異なる場合クリア信号を出力する第２
のコンパレータと、前記異常検出信号と同期検出信号を
導入し、この２つの信号のどちらか一方か発生した時か
ら或るディレィ時間の後、前記データメモリの内容をロ
ックするように制御するデータメモリコン１−ロラと、 からなる手段を講じたものである。

く作用〉 本発明では異常検出信号を出力する第１のコンパレータ
と、同期検出信号を出力するカウンタを備えている。異
常検出信号は入力アナログ信号へノイズか重畳した時発
生する信号であり、同期検出信号は入力アナログ信号の
一部波形を予め記憶しておき、この波形と同じ波形が装
置に加えられた時、記憶波形をあたかもトリガ波形とし
て同期検出信号を出力し、この２つのどちから一方が発
生した時から或るディレィ時間の後、データメモリの内
容をロックするようにしたものである。

従ってノイズ（異常）が発生した前後の波形データ、又
はトリガ波形の前後の波形データをデータメモリに記録
することができる。

〈実施例〉 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明に係る波形記憶装置の−実方飢例を示す
図、第２図は同期検出信号を出力する部分の構成を示す
図、第３図は波形パターンメモリに格納されるデータと
入力アナログ信号との関係を示す図、第４図は異常検出
信号を取出す原理を説明する図、第５図は第１のコンパ
レータ部の構成例を示す図である。

第１図において、解析対象の現象が含まれる入力アナロ
グ信号は、２つに分岐され、その一方はＡＤ変換器２へ
加えられ、そこでデジタル値に変換される。分岐した他
方の信号は、ローパスフィルタ１にて高周波成分（雑音
成分）が取除かれ、ＡＤ変換器３へ加えられ、そこでデ
ジタル値に変換される。本明細書では発明を分り易くす
るため、入力アナログ信号は、プラスの電圧信号とする
。

しかし、入力アナログ信号がマイナス側の電圧も含む場
合は、マイナス側電圧もプラス領域で表現する所謂スト
レート・バイナリのＡＤ変換器が用いられる。

ＡＤ変換器２．３の出力は、それぞれシフトレジスタ４
，５に加えられ、それぞれ成る時間遅れの後、シフトレ
ジスタ４．５から出力される。即ち、２つのＡＤ変換器
２，３はともに同じ入力アナログ信号をデジタル値に変
換しているが、一方のＡＤ変換器３にはローパスフィル
タ１が接続されているため、ＡＤ変換器２．３から出力
される信号の位相は一致しない。シフトレジスタ４．５
はこの位相差を補正する作用を果している。

６は第１のコンパレータであり、シフトレジスタ４．５
の上位複数ビットの異同を比較し、異なる場合異常検出
信号を出力するものである。上位複数ビットとじた理由
を説明する。第１図装置では、２つのシフトレジスタ４
．５から出力されるデジタル値に差があるか否かをコン
パレータで検出するわけであるが、シフトレジスタ４．
５による位相差の補正が完全でない場合や、２つのＡＤ
変換器の変換誤差のため２つのデジタル値のＬＳＢまで
比較すると、入力アナログ信号に雑音成分が含まれてい
なくても異常検出信号か出力されてしまい好ましくない
。このようなことを防ぐため、上位複数ビットのみ比較
すれば、ＡＤ変換器の変換誤差や僅かな位相差の影響は
受けない。

７はカウンタであり、クロック信号を計数して後述する
第２のコンパレータで比較する２つのデジタル値の同期
をとるものである。このカウンタ７の計数値は、後述す
る波形パターンメモリのアドレス信号になる。カウンタ
は第２のコンパレタからクリア信号が出力されるとその
計数内容かクリアされ、再ひ０から計数を開始する。な
お、クリア信号が発生ぜず、カウンタ７の計数値かＮに
なると、計数値Ｎを示す信号は同期検出信号として出力
される。

波形パターンメモリ８は入力アナログ信号の一部波形を
Ｎ個にわたりサンプリングし、このデジタイズ値を予め
格納しておくものである。そしてこの波形パターンメモ
リに格納された波形と同じ波形が装置に加えられた時、
記憶波形をあたかもトリ力波形として利用するようにし
たものである。

第３図を参照して入力アナログ信号と波形バタンメモリ
との関係を説明する。同図において（１）の波形は入力
アナログ信号であり、データメモリ１０で記憶できるメ
モリサイズはＢの長さとする。そしてＡ部の前の０部と
、後のＤ部の現象波形を解析したい場合、このＡ部の波
形をＮ個にわたりサンプリングし、予め第１図では図示
しない装置で一旦取込み、これをデジタル化してその値
を波形パターンメモリ８に書込んでおく。そして後で詳
述する力板この第３図（２）と同じＡ部の波形を入力ア
ナロク信号から検出したら、（３）に示す同期検出パル
スを出力し、デイレイ時間ＴＯの後、データメモリ１０
の内容をロックすれは、（１）に示すように解析したい
０部とＤ部の記録か保持される。

９は第２のコンパレータであり、波形パターンメモリ８
から順次出力されるデジタル値と、シフトレジスタ５か
ら出力される信号の上位複数ビット同士を順次比較し、
異なる場合カウンタ・クリア信号を出力するものである
。

１０はデータメモリでありシフ１へレジスタ４から出力
される時系列のデジタル値をサイクリックに記憶するも
のである。そして後述するデータメモリコントローラの
制御により、その記憶動作は口ツク・セーブされる。

１１もデータメモリでありシフトレジスタ５から出力さ
れる時系列のデジタル値をサイクリックに記憶するもの
である。なお、このデータメモリ１１は必須のものでな
く、なくても発明は成立する。

１２はデータメモリコントローラであり、異常検出信号
と同期検出信号を導入し、この２つの信号のどちらか一
方が発生した時点から或るディレィ時間の後、データメ
モリｉｏ、　ｉｉに書込む動作を停止させて、そのメモ
リ内容をセーブする制御を行う。説明を加えれはデータ
メモリコントローラ１２は、データメモリ１０．１１の
格納番地と書込みタイミングを制御する機能を有する。

以上のように構成された第１図装置の動作を説明する。

まず、同期検出信号により所定のトリガ波形（波形パタ
ーンメモリに格納する波形）の前後における現象を記憶
する動作を説明する。予め、入力アナログ波形は、既知
であるか、その特定波形（例えば第３図（１）のＡ部）
の前Ｃ部又は、後り部に解析したい現象か突発的に発生
しているような場合かある。このように予め入力アナロ
グ信号が既知であり、この信号に成る現象が重畳する場
合には、この同期検出信号が利用できる。

第２図と第３図を参照して、同期検出信号が出力される
動作を説明する６第２図は第１図からカウンタ７と波形
パターンメモリ８と第２のコンパレータ９を抜出して描
いた図である。波形バタンメモリ８には、０〜Ｎ番地に
、例えは第３図（２）の実線部に示す波形が格納されて
いる。一方、コンパレータ９には、シフトレジスタ５か
ら入力アナログ信号をデジタル化した時系列の波形デー
タ（第２図参照）が加えられる。カウンタ７はこの波形
データと同期しなりロック信号を０からカウントアツプ
し、波形パターンメモリ８ヘアドレスを与える。コンパ
レータ９は波形パターンメモリの出力と波形データとを
比較し、異なればカウンタ・クリア信号を出力してカウ
ンタ７の内容をクリアする。一致していればクリア信号
は出力されないので、カウンタは、その計数内容を増加
させ、Ｎ個連続して一致すると、カウントアツプとなり
、同期信号を出力する。即ち、波形パターンメモリ８に
格納されていた波形と同じ波形が入力アナログ信号（波
形データ）から検出されると、同期検出信号を出力する
。

次に異常検出信号によりノイズが発生した前後における
現象を記憶する動作を第４図を参照して説明する。第４
図（１）に示ずように入力アナログ信号が三角波であり
、これに重畳する突発的ノイズを記録したいとする。第
４図（１）の波形は、第４図（３）のクロック信号のタ
イミングでＡＤ変換器２にてデジタル値に変換され、シ
フトレジスタ４から第４図（４）のように時系列データ
として出力される。

また、入力アナログ信号のノイズ成分を除去した波形（
第４図（２）参照）は、ＡＤ変換器３にてデジタル値に
変換され、シフトレジスタ５から第４図（５）のように
時系列データとして出力される。

第４図（４）と（５）の２つの時系列データを第１のコ
ンパレータ６にて順次比較すると、第４図に示す位置で
不一致か検出される。従って、この時点で第１のコンパ
レータ６は、第４図（６）に示すように異常検出信号を
データメモリコントローラ１２へ出力する。データメモ
リ１０は第４図（８）　、　（９）に示す如く通常ライ
トモードになっており、サイクリックにシフ１−レジス
タ４からのデータを記憶している。

データメモリコントローラ１２は、異常検出信号又は同
期検出信号を受信すると、設定されたデイレイ時間の後
、データメモリ１０．１１をロックモードとし、そのデ
ータをセーブしてから再びライトモトに切替える。

なお、第４図（０）は波形パターンメモリの内容を示し
、これと第４図の（５）を比較し、第４図（イ）の如く
一致した時、同期検出信号（第４図（７））を出力する
動作を示したものであるが、同期検出信号の出力動作説
明は既に説明したのでここでは省略する。

なお、上述では第１のコンパレータ６で比較するデータ
としては１データの如く説明したか、１データに限定す
るものでなく、第５図に示すように複数のデータ（例え
ば３データ）を比較し、このうち３つとも異なる時に、
ノイズの発生が生じたものと判断して異常検出信号を出
力するようにしてもよい。第５図は第１図のシフトレジ
スタ４５と第１のコンパレータ６の部分の具体例を示し
たものである。同図のように、シフ１〜レジスタ４゜５
からは、３つの時系列データＤＴＬ　−＋　、　Ｄｕ　
。

］）’＋ｔ＋＋とａ’ｒｔ−１，ｄπ、ａＵ＋＋か出力
され、同一時点同士の３つのデータをコンパレータ６１
゜６２、６３で比較し、ゲート６４にて例えば３つとも
不一致の信号となった時、異常検出信号を出力している
。このようにすることで、成る時間幅のノイズを検出す
ることができ、安定な検出動作を行うことができる利点
がある。

また、上述したローパスフィルタ１の代りにデジタルフ
ィルタを用いることもできる。この場合は、第１図のロ
ーパスフィルタ１とＡＤ変換器３は不要であり、入力ア
ナログ信号をＡＤ変換器２へ加え、このＡ　Ｔ）変換器
２の出力を２つに分岐し、一方の分岐回路にデジタルフ
ィルタを挿入し、この出力をシフトレジスタ５に加えれ
ば良い。他方の分岐回路はシフトレジスタ４に加える。

また、上述では、第２のコンパレータ９にて波形パター
ンメモリ８とシフトレジスタ５の内容を比較するとしな
か、シフトレジスタ４の内容と波形パターンメモリ８と
の比較をしても良い。

く本発明の効果〉 データメモリコントローラ１２において、デイレイ時間
（第３図、第４図（８）参照）は任意に設定できるので
、異常検出信号又は同期検出信号が発生してから必要な
期間のデータを効率良く格納することができる。即ち、
記録された膨大なデータの内、異常検出信号又は同期検
出信号か発生した直前、又は直後のデータをサーチする
たけで解析したい部分の波形データを捜すことができ、
高速な波形データ処理ができる。

また、第３図に示す０部又はＤ部の波形を記録したい場
合、（２）に示すような波形をトリ力波形として用いて
いるなめ、確実に記録をとることかできる。

【図面の簡単な説明】

第１図は本発明に係る波形記憶装置の一実施例を示す図
、第２図は同期検出信号を出力する部分の構成を示す図
、第３図は波形パターンメモリに格納されるデータと入
力アナログ信号との関係を示す図、第４図は異常検出信
号を取出す原理を説明する図、第５図は第１のコンパレ
ータ部の構成例を示す図、第６図は従来装置でメモリに
取込まれた波形例を示す図である。 ２・・・ＡＤ変換器、４．５・・・シフトレジスタ、６
・・第１のコンパレータ、７・・・カウンタ、８・・・
波形パターンメモリ、９・・・第２のコンパレータ、１
０・・・データメモリ、１２・・・デー　タメモリコン
トローラ。 第４図 （３）クロック （６）鼾 （７）同其

Claims (1)

1. 【特許請求の範囲】 入力アナログ信号を２つに分岐し、分岐した一方の信号
   のデジタル値を出力する第１手段（２）と、分岐した他
   方の信号の低周波成分のデジタル値を出力する第２手段
   （３）と、 この２つの手段から出力される信号を導入し、信号の位
   相を合せる２つのシフトレジスタと、第１手段（２）の
   出力に基づくデジタル信号を順次格納するデータメモリ
   （１０）と、 前記２つのシフトレジスタの上位複数ビットを比較し、
   異なる場合異常検出信号を出力する第１のコンパレータ
   と、 入力アナログ信号の一部波形をＮ個にわたりサンプリン
   グし、このデジタイズ値を予め格納しておく波形パター
   ンメモリと、 クロック信号を計数してその計数値を前記波形パターン
   メモリへ読み出しアドレスとして加え、後述する第２の
   コンパレータのクリア信号により計数内容がクリアされ
   、計数値Ｎを同期検出信号として出力するカウンタと、 波形パターンメモリの内容と前記２つのシフトレジスタ
   のどちらか一方から出力される信号の上位複数ビット同
   士を順次比較し、異なる場合クリア信号を出力する第２
   のコンパレータと、 前記異常検出信号と同期検出信号を導入し、この２つの
   信号のどちらか一方が発生した時から或るディレィ時間
   の後、前記データメモリの内容をロックするように制御
   するデータメモリコントローラと、 を備えた波形記憶装置。