SU1649509A1 - Устройство дл программного управлени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в АСУ ТП, а также в системах программного контрол  и испытаний цифровых и аналоговых объектов . Цель изобретени  - расширение области применени  устройства за счет возможности контрол , а также повышение быстродействи . Устройство содержит блок 1 пам ти команд, первый счетчик 10 адреса, делитель 13, регистр 14 первого канала, регистр 15 второго канала, генератор 16, элемент 21 задержки, В устройство введены блоки 4,7 пам ти первого и второго каналов, второй и третий 11,12 счетчики адресов , первый - четвертый элементы И 17-20 и их св зи. Изобретение позвол ет обеспечить возможность аппаратно- программной модул ции сигналов, которые могут быть интерпретированы как сигналы управлени , контрол  и испытаний , повышени  быстродействи  на основе параллельной реализации двух алгоритмов управлени  и контрол . 2 ил. 25 И СО СП о СО

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в АСУ ТП, а также в системах программного контрол  и испыта- ний ЦИФРОВЫХ и аналоговых объектов.

Цель изобретени  - расширение области применени  за счет обеспечени  возможности контрол  и повышение быстродействи .Ю

На шиг. 1 приведена функциональна  -схема устройства дл  программного контрол  и испытаний; на фиг. 2 - временна  диаграмма работы устройства.

Устройство дл  программного конт- 15 рол  и испытаний содержит блок 1 пам ти команд с выходом 2 кода делени  и выходом 3 кода меток, блок 4 пам ти управл ющей информации первого канала с выходом 5 управл ющих сигналов 20 и выходами 6 адреса, блок 7 пам ти управл ющей информации второго канала с выходом 8 управл ющих сигналов и выходами 9 адреса, первый - третий счетчики 10 - 12 адреса, делитель 13, ре- 25 гистры 14 и 15 команд первого и второго каналов, генератор 16 импульсов, первый - четвертый элементы И 17-20, элемент 21 задержки, выходы 23 и 24 датчиков 22.1 и 22,2 объекта 22 управ-зо лени , выходы 25 и 26 управл ющих сигналов соответственно первого и второго каналов, выход 27 переполнени  делител  13, первый 28 и второй 29 выходы выхода 3 кода меток., jinoK 1 пам ти предназначен--дл  хранени  команд, выполн емых устройством , Команды состо т из двух полей: пол  кода делени  и пол  кода меток. Поле кода делени  поступает на выход д 2, а поле кода меток - на выход 3 блока 1 пам ти.

Поле кода меток содержит два разр да . Значение первого разр да поступает на выход 28 и управл ет измене- 4 нием содержимого счетчика 11 адреса. Значение второго разр да поступает на выход 29 и управл ет изменением содержимого счетчика 12 адреса.

При единичных сигналах на выходах 5 28 и 29 импульсы с выхода 27 делител  13 поступают на входы синхронизации счетчиков -11, 12.

Блок 4(7) пам ти служит дл  хранени  управл ющей информации первого 5 ( второго) каналов. Управл юща  информаци , хран ща с  в  чейках блока 4(7) пам ти, состоит из двух полей: пол  кода уровн  управл ющего сигнала и пол  следующего адреса. Иоле кода уровн  управл ющего сигнала поступает на выход 5(8) блока 4(7) пам ти, Поле слдующего адреса поступает на выход 6(9 адреса блока 4(7) пам ти. Поле следующего адреса состоит из немодифицируемой части адреса и оита проверки улови  .

Счетчики 10-12 предназначены дл  задани  адресов  чейки блоков 1, 4 и 7 пам ти соответственно. При поступлении сигнала на счетный вход счетчика 10 его содержимое увеличиваетс  на единицу, В счетчик 11(12) загружаетс  следующий адрес с выхода 6(9) блока . 4(7) пам ти (при наличии единичного сигнала на управл ющем входе и поступлении сигнала на вход синхронизации).

Если на управл ющем входе сигнал отсутствует и на вход синхронизации поступает сигнал, то содержимое счетчика 11(12) увеличиваетс  на единицу. /Делитель 13 предназначен дл  формировани  сигнала при окончании выполнени  текущей команды (такта работы устройства ) . На управл ющий вход делител  13 поступает код, задающий коэффициент делени .

На счетный вход делител  13 поступают импульсы с генератора 16. После поступлени  (К-М)-го импульса (где К - коэффициент делени ) на выходе 28 по вл етс  импульс и делитель 13 устанавливаетс  в исходное (нулевое) состо ние.

Генератор 16 служит дл  формировани  импульсов. Период следовани  и длительность импульсов,формируемых генератором 16, определ ютс  минимальной длительностью такта работы устройства и условием обеспечени  устойчивости работы элементов и узлов устройства .

Элементы 17 и 18 позвол ют формировать ни входы синхронизации счетчиков 11 и 12 сигналы в конце тактов работы устройства.

Элементы И 19 и 20 служат дл  формировани  сигналов на управл ющие входы счетчиков 11, 12.

Элемент 21 задержки предназначен дл  обеспечени  устойчивости работы устройства.

Принцип действи  устройства состоит в следующем.

В процессе функционировани  устройства выполн етс  последовательност команд. При выполнении каждой команды

5164

на первый и второй канал объекта управлени  выдаютс  коды уровн  управл ющих сигналов. При переходе к выполнению очередной команды значени  кодов управл ющих сигналов могут измен тьс  без учета значений сигналов о состо нии объекта управлени  (сигналов с выходов датчиков 22.1, 22.2) либо измен тьс  с учетом этих значений. Во втором случае осуществл етс  аппаратно-программна  модул ци  значений кодов уровней управл ющих сигналов.

Учет состо ни  объекта управлени  путем аппаратно-программной модул ции значений кодов управл ющих сигналов позвол ет повысить точность процессов управлени , контрол  и испытаний цифровых и аналоговых объектов, а следо

вательно, расширить область применени  устройства,

Программное формирование кодов управл ющих сигналов дл  двух каналов нар ду с расширением области применени  устройства позвол ет улучшить его динамические характеристики.

Рассмотрим алгоритм функционировани  устройства. Б исходном состо нии в счетчиках 10-12 хран тс  соответственно коды адресов команды и управл ющих сигналов первого и второго каналов , а в регистры 14(15) записаны начальные значени  кодов уровней управл ющих сигналов первого (второго) ка5

Содержимое счетчиков 11 и 12 может измен тьс  дво ко в зависимости от сигнала на управл ющем входе. Если на управл ющий вход поступает нулевой сигнал, то по импульсу с выхода элемента 17(18) содержимое счетчика 11(12) увеличиваетс  на единицу. В противном случае в счетчик 11(12) через информационный вход заноситс  код очередного адреса с выхода 6(9) адреса соответственно блока 4(7) пам ти. Значение сигнала на управл ющем входе счетчика 11(12) определ етс  значением сигнала провер емого услови , поступающего с выходов 23(24) датчиков объекта 22 управлени  на элемент И 19(20). Если при формировании значений управл ющих сигналов на выходах

0 25(26) в текущем такте провер етс 

значение сигнала с выхода 23(24) объекта 21 управлени , то элемент И 19(20) открыт сигналами битов проверки условий , поступающими с выходом 6(9) бло5 ков 4(7) пам ти. В противном случае сигналы битов проверки условий отсутствуют и сигналы с выходов 23(24) объекта 22 управлени  через элементы 19(20) и не проход т. Если сигналы

0 на выходах 28 и 29 выхода 3 отсутствуют , то элементы И 17 и 18 закрыты и счетчики 11, 12 своего состо ни  не измен ют , а следовательно, информаци  на выходах блоков 4 и 7 пам ти не измен 

нала (цепи установки в исходное состо- З5 втс 

ние на схеме условно не показаны). ри этом из блока 1 пам ти выбираетс  од команды, состо щий из кода делени  (выход 2) и кода меток (выход 3). Код делени  поступает на делитель 13 и настраивает его на заданный коэфициент делени , а сигнал с выхода 3 блока 1 пам ти воздействует на элеенты И 17 и 18.

Генератор 16 формирует импульсы на счетный вход делител  13. После поступлени  (К+1)-го импульса на делитель 13 на выходе 27 по вл етс  им- пульс переполнени . По этому импульсу измен етс  содержимое счетчика 11 или (и) 12. Код меток на выходе 3 блока 1 пам ти задает счетчик, измен ющий состо ние. Если на выходах 28 и 29 присутствуют единичные сигналы, то измен етс  состо ние счетчиков 11 и 12. Если единичный сигнал имеет место на выходе 28(29), то измен етс  содержимое только счетчика 11(12).

И Задер врем счет

40 из б вход

При венн пам 

45 Уров носи ющих ка 1 уров

50 25 и 22 уп чере выход ( усл

55 ни  налов

П 27 д выпол

втс 

Импульс с выхода 27 делител  13, Задержанный элементом 21 задержки на врем , необходимое дл  срабатывани  счетчиков 11 и 12 и выборки информации

из блоков 4 и 7 пам ти, поступает на входы синхронизации регистров 14 и 15.

При этом в регистры 14 и 15 соответственно с выходов 5 и 8 олоков 4 и 7 пам ти заноситс  новое значение кодов

Уровней управл ющих сигналов (либо заноситс  старое значение кодов управл ющих сигналов, если содержимое счетчика 12 и (или) 13 не изменилось). Коды уровней управл ющих сигналов с выходов

25 и 26 устройства поступают на объект 22 управлени . Объект 22 управлени  через датчики 22.1 и 22.2 выдает на выходы 23, 24 осведомительные сигналы (услови ) об изменени х своего состо ни  после воздействи  управл ющих сигналов .

При по влении импульса на выходе 27 делител  13 устройство переходит к выполнению следующей команды. Далее

устройство функционирует аналогично описанному алгоритму. Проверка значений условий с выходов датчиков 22.1 и 22.-2 позвол ет дво ко измен ть содержимое счетчиков 11 и 12, а следовательно , формировать одно из двух возможных значений кодов уровней управ- л ющих сигналов на выходах 25 и 26. Это позвол ет осуществл ть аппаратно- ч микропрограммную модул цию уровней управл ющих сигналов.

На фиг. 2 показана последовательность изменений значений кодов управл ющих сигналов на выходах 25 и 26 в процессе функционировани  устройства,

Claims (1)

1. Формула изобретени  Устройство дл  программного управлени , содержащее блок пам ти команд, первый счетчик адреса, делитель,регистр команд первого канала, регистр команд второго канала, генератор импульсов , элемент задержки, выход генератора импульсов соединен со счет- ным входом делител , выход делител  соединен со счетным входом первого счетчика адреса, выход первого счетчика адреса соединен с входом блока пам ти команд, выход кода делени  блока пам ти команд соединен с управл ющим входом делител , выход регистра команд первого канала  вл етс  выходом управл ющих сигналов первого канала , выход регистра команд второго канала  вл етс  выходом управл ющих сигналов второго канала, выход дели- тел  через элемент задержки соединен с входами синхронизации регистров команд первого и второго канала, ° т фсичающеес  тем, что, с це-

   лью расширени  области применени  путем обеспечени , возможности контрол  и повышени  быстродействи , оно дополнительно содержит первый и второй дат чики объектов, блоки пам ти управл ющей информации первого и второго ка-

   налов, второй и третий счетчики адресов , с первого по четвертый элементы И, причем выход делител  соединен с первыми входами первого и второго элементов И, выход первого датчика объекта управлени  соединен с первым входом третьего элемента И, выход которого соединен с управл ющим входом второго счетчика адреса, выход второго счетчика адреса соединен с входом блока пам ти управл ющей информации первого канала, выходы управл ющих сигналов блока пам ти управл ющей информации первого канала соединены с информационным входом регистра команд первого канала, выходы немодифицируемой части адреса выходов адреса блока пам ти управл ющей инфомации первого канала соединены с информационным входом второго счетчика адреса, выход бита проверки услови  выходов адреса блока пам ти управл ющей информации первого канала соединен с вторым входом третьего элемента И, выход второго датчика объекта управлени  соединен с первым входом четвертого элемента И, выход которого соединен с входом управлени  третьего счетчика адреса, выход третьего счетчика адреса соединен с входом блока пам ти управл ющей информации втор.ого канала, выходы управл ющих сигналов блока пам ти управ- л ющей информации второго канала соединены с информационным входом регистра команд второго канала, выходы немодифицируемой части адреса выходов адреса блока пам ти управл ющей информации второго канала соединены с информационным входом третьего счетчика адреса,выход бита проверки услови  выходов адреса блока пам ти управл ющей информации второго канала соединен с вторым входом четвертого элемента И, первый и второй выходы выхода кода кода меток блока пам ти команд соединены соответственно с вторыми входами первого и второго элементов И.

   ветвление по

   Ветбленае лоХо Фиг.I