SU1402980A2 - Устройство дл автоматической коррекции погрешностей измерительного преобразовател - Google Patents

Abstract

Изобретение относитс  к измерительной технике. Цель изобретени  - повышение быстродействи  устройства. Устройство содержит переключатель 1, измерительный преобразователь 2, вычислительный блок 3 с пам тью, выключатель 4, образцовый обратный преобразователь 5, запоминающий блок и, вычитатель 7, сумматор 8, источник 9 образцового сигнала и ключи 10.1- 10,3. Введение компараторов 11 и 12, элемента ИЛИ 13, счетчика 14, коммутатора 15, генератора 16 тактовых импульсов и счетчика 17 создает устройству адаптивный режим работы. 1 ил.

Description

сл

с

ГС

со

СХ)

го

11Д

Изобретение относитс  к измери- т льной технике, в частности к уст- рбйствам автоматической коррекции пот грешностей, используемым в цел х метт рологического обеспечени  прецизион- измерительно-вычислительных комплексов и информационно-измерительных систем.

Целью изобретени   вл етс  повы- шение быстродействи  устройства путем создани  адаптивного режима работы.

На, чертеже приведена блок-схема п| едлагаемого устройства дл  автома

тйческой коррекции погрешностей изме- разовани  (ХП) ИП. Допустим, что эта р телъного преобразовател .

; Устройство содержит переключатель 1, измерительный преобразователь (ИП) 2 вычислительный блок 3 с пам тью, вЬжлючатель 4,- образцовый обратный преобразователь 5, запоминающий блок 6, вычитатель 7, сумматор 8, источник 9 образцового сигнала, ключи 10.1- ,10.3, компараторы 11 и 12, логический элемент ИЛИ 13, счетчик 14 коммутато-25 ИП со временем измен етс , т.е. она

характеристика линейна и ее погрешность характеризуетс  двум  коэффициентами а и Ь, которые определ ютс  мультипликативной и аддитивной соот- 20 ветственно погрешност ми ИП. Эти коэффициенты запоминаютс  в вычислительном блоке и используютс  в следующих измерительных циклах дл  коррекции результатов измерений. Однако ХП

ра, коммутатор 15, генератор 16 тактовых импульсов, счетчик 17.

Причем вход устройства подключен к входам ключа 10.3 и первым входам компараторов 11 и 12, вторые входы ткЬторых подключены к выходам вычита- тел  7 и сумматора 8 соответственно,

{ходы которых подключены к выходам и:сточника 9 опорного сигнала, а вто- рЫе входы - к выходу запоминающего бпока 6, вход которого через обратный образцовый преобразователь 5 и выключатель 4 подключен к выходу измери- т|ельного преобразовател  2 и входу вычислительного блока 3, выход которо- Но  вл етс  выходом устройства, выхо- ф1 компараторов 11 и 12 через логи- Меский элемент ИЛИ 13 подключены к йходам сброса счетчиков 14 и 17, до- йолнительньм вход сброса последнего Подключен к выходу коммутатора 15 и

.входу прерывани  вычислительного блока 3, управл ющий выход, которого подключен через счетчик 14 коммутатора к входу коммутатора 15, второй вход которого через счетчик 17 подключен к выходу генератора 16 тактовых им- 11ульсов, ключи IQ. 1 и 10.2 подключены к выходам вычитател  7 и сумматора 8 соответственно, а выход коммутатора

30

35

40

45

50

1 - к входу измерительного преобразо иател  2.

Устройство работает следующим образом .

-.55

подвержена дрейфу, поэтому через некоторое врем  импульсы с генератора 16 тактовых импульсов, заполн   счетчик 17, через коммутатор 15 поступа ют на вход прерывани  вычислительного блока 3 и вход сброса счетчика 17. При этом цикл определени  действительной ХП ИП повтор етс . Полученные новые значени  коэффициентов а и b сравнивают с предыдущим. Если изменени  коэффициентов не превьшают допустимых значений, то врем  между циклами определени  действительной ХП ИП меньще оптимального, поэтому с выхода вычислительного блока 3 на счетчик 14 коммутатора поступает сигнал, измен ющий его состо ние. При этом врем  поступлени  импульсов прерьшани  со счетчика 17 увеличиваетс , так как коммутатор 15 под воздействием счетчика 14 коммутатора подключает к входу прерывани  вычислительного блока 3 старший разр д счетчика 17. Данный процесс повтор етс  до тех пор, пока очередной цикл определени  ХП ИП не покажет, что изменени  коэффициентов а и Ъ превышают допустимые значени . При этом в пам ть вычислительного блока 3 записываютс  новые значени  коэффициента а и Ъ, а на счетчик 14 коммутатора импульс не поступает. Период поступлени  импульсов прерьшани  при этом не измен етс , что свидетельствует о наступлении равновеси 

В начальный момент времени производитс  измерение входного сигнала измерительным преобразователем (ИП) 2 преобразование результата измерени  образцовым обратным преобразователем 5, запоминание результата этого преобразовани  в запоминающем блоке 6, измерение измерительным преобразователем 2 суммы и разности результата обратного преобразовани  и сигнала источника 9 образцового сигнала, определение вычислительным блоком 3 действительной характеристики преобразовани  (ХП) ИП. Допустим, что эта

ИП со временем измен етс , т.е. она

характеристика линейна и ее погрешность характеризуетс  двум  коэффициентами а и Ь, которые определ ютс  мультипликативной и аддитивной соот- ветственно погрешност ми ИП. Эти коэффициенты запоминаютс  в вычислительном блоке и используютс  в следующих измерительных циклах дл  коррекции результатов измерений. Однако ХП

0

5

0

5

0

5

подвержена дрейфу, поэтому через некоторое врем  импульсы с генератора 16 тактовых импульсов, заполн   счетчик 17, через коммутатор 15 поступа ют на вход прерывани  вычислительного блока 3 и вход сброса счетчика 17. При этом цикл определени  действительной ХП ИП повтор етс . Полученные новые значени  коэффициентов а и b сравнивают с предыдущим. Если изменени  коэффициентов не превьшают допустимых значений, то врем  между циклами определени  действительной ХП ИП меньще оптимального, поэтому с выхода вычислительного блока 3 на счетчик 14 коммутатора поступает сигнал, измен ющий его состо ние. При этом врем  поступлени  импульсов прерьшани  со счетчика 17 увеличиваетс , так как коммутатор 15 под воздействием счетчика 14 коммутатора подключает к входу прерывани  вычислительного блока 3 старший разр д счетчика 17. Данный процесс повтор етс  до тех пор, пока очередной цикл определени  ХП ИП не покажет, что изменени  коэффициентов а и Ъ превышают допустимые значени . При этом в пам ть вычислительного блока 3 записываютс  новые значени  коэффициента а и Ъ, а на счетчик 14 коммутатора импульс не поступает. Период поступлени  импульсов прерьшани  при этом не измен етс , что свидетельствует о наступлении равновеси 

между частото определени  действительной ХП ИП и ее дрейфом.

Действительна  ХП ИП, определенна  коэффициентами а и Ь, обеспечивает высокую точность преобразовани  внут ри интервала измерени  входного сигнала , определ емого суммой и разницей входного сигнала (в. момент определени  этой действительной ХП) с сигналом источника 9 образцового сигнала, При выходе входного сигнала за пределы этого интервала погрешность резко возрастает, поэтому такой выход фиксируетс  компараторами 11 и 12, вы- . ходные сигналы которых через логический элемент ИЛИ 13 производ т сброс счетчика 14 коммутатора и счетчика 17. Коммутатор 15 устанавливаетс  в начальное состо ние, при котором на вы- 20 ° блока и дополнительному входу

числительный блок 3 поступает сигнал прерьтани  и происходит повторное (внеочередное) определение действительной ХП ИП. Так как дрейф ХП ИП на разных ее участках может быть различным, описанный ранее подбор оптимального периода между циклами определени  действительной ХП ИП в необходимых случа х может уточн тьс .

Предлагаемое устройство позвол ет повысить быстродействие устройства путем организации адаптивного режима работы, заключающегос  в подборе оптимального времени между циклами определени  действительной ХП ИП. По сравнению с прототипом быстродействие

увеличиваетс  примерно в 3 раза.

Claims (1)

1. Формула изобретени 

   Устройство дл  автоматической кор- рекции погрешностей измерительного преобразовател  по авт. св. №900232, отличающеес  тем, что, с целью повышени  быстродействи , в него введены два компаратора, логи- ческий элемент ИЛИ, счетчик коммутатора и последовательно соединенные генератор тактовых импульсов, счетчик и коммутатор, выход которого подключен к входу прерывани  вычислительносброса счетчика, выход логического элемента ИЛИ подключен к входам сброса обоих счетчиков, а управл ющий выход вычислительного блока с пам тью

   25 подключен к вх.оду счетчика коммутатора , выход которого подключен к управл ющему входу коммутатора, первые входы компараторов подключены к входу устройства, второй вход первого ком30 nfipaTopa подключен к выходу вычитате- л , второй вход второго компаратора подключен к выходу сумматора, а выходы компараторов подключены к входам логического элемента ИЛИ.