SU1244704A1 - Устройство дл отображени графической информации на экране электронно-лучевой трубки - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах отображени  информации на ЭЛТ. Цель изобретени  - расширение области применени  устройства за счет увеличени  формата матрицы изображени .и упрощение устройства, котора  достигаетс  введением шинного формировател ,четырех регистров и соответствующих функциональных св зей, что позвол ет увеличить скорость вывода данных из блока пам ти на индикацию и получить большую матрицу изображени  (например, 560400 элементов) без существенного снижени  быстродействи  ЭВМ, 2 ил. W о

Description

1

Изобретение относитс  к вычислительной технике и может быть исполь- ювано в устройствах отображени  информации на ЭЛТ.

Цель изобретени  - расширение области применени  устройства за счет увеличени  формата матрицы изо ра- жени  и упрощение устройства .

На фиг.1 представлена функциональна  схема устройстваJ на фиг.2 - временна  диаграмма работы устройства .

Устройство дл  отображени  графической информации на экране ЭЛТ содержит мультиплексор 1 адреса, выход которого подключен к первому входу блока 2 пам ти, а входы - к выходам синхрогенератора 3 и регистра 4 адреса , первый вход которого подключен к первому выходу блока 5 управлени , вход-выход которого  вл етс  входом- выходом устройства и подключен к каналу ЭВМ, второй выход блока 5 управлени  - к второму входу блока 2 пaм тиj третий вход которого соединен с третьим выходом синхрогенератора 3, четвертый выход которого подключен к первому входу сдвигающего регистра 6, выход которого подключен к входу ЭЛТ 7, шинный формирователь 8, четыре регистра 9-12. Первые входы регистров 9-12 подключены к выходам блока 2 пам ти, вторые входы первого 9, второго 10 и третьего 11, четвертого 12 регистров подключены соответственно к шестому и седьмому выходам синхрогенератора. 3, а выходы первого 9 и второго 10 регистров - к входу шинного формировател  8.

. Вход-выход шинного формировател  8  вл етс  входом-выходом устройства и подключен к каналу ЭВМ, а его выход - к входу регистра 4 адреса и к четвертому входу блока 2 пам ти.

Управл ющий вход шинного формировател  8 подключен к третьему выходу блока 5 управлени , причем выходы третьего 11 регистра соединены с выходами четвертого 12 регистра и подключены к входу сдвигающего регистра 6.

Устройство дл  отображени  графической информации на экране ЭЛТ работает следующим образом.

Из ЭВМ (не показана) в блок 5 управлени  поступают канальные сигналы: сигнал синхронизации активного

2447042

устройства (КСИАН), сигналы ввода, вывода к ввод н, к вьшод и, сигнал вывода байта к байт н.Если адрес обращени  из ЭВМ к блоку 2 пам ти совпадает 5 с его адресом, например от 40000 до 140000, то в блоке 5 управлени  из канальных сигналов к ввод н, к вывод

н, формируютс  внутренние сигналы чтени  ЧТ, записи ЗС, а из ка- нальных сигналов к вывод ник байт н внутренние сигналы WE1, WE2.

При режиме записи в блок 2 пам ти с третьего выхода блоков 5 управлени  на управл ющий вход шинного формировател  8 поступает сигнал ЧТ, равные логической единице (активный уровень, разрешающий прохождение канальных данных КДАОО-КДА15 через

шинньй формирователь 8 на второй

вход регистра 4 адреса, на первый вход которого поступает с первого выхода блока 5 управлени  внутренний сигнал СИАВ, получающийс  из канальвого сигнала КСИАН.

По сигналу СИАВ осуществл етс  запись адреса, по которому из ЭВМ передаютс  данные дл  записи в блоке 2 пам ти. С выхода регистра 4 адреса четырнадцатиразр дный адрес А1-А14, по которому из ЭВМ передаютс  данные дл  записи в блок 2 пам ти , поступает на вход мультиплексора 1 адреса, на другой вход которого поступает четырнадцатиразр дный

индикаторный адрес АИ1-АИ14 с первого выхода синхрогенератора 3. Син- хрогенератор 3 кроме четырнадцати- разр дного индикаторного адреса АИ1-АИ14 формирует строчный синхро- имИульс (ССИ) и кадровьй синхроимпульс (КСИ)5 поступающие на второй вход ЭЛТ 7, сигналы выборки строк RAS и столбцов CAS, поступающие с третьего выхода синхрогенератора

3 на третий вход блока 2 пам ти,сигнал стробировани  буфера (СБФ), поступающий с шестого выхода синхрогенератора 3 на вторые входы первого и второго регистров 9 и 10,

и сигналы стробировани  видеобуфера (СВБФ) и выбора кристалла (ВК) поступающие с седьмого выхода син- хрогенараторакЗ на второй вход третьего и четвертого регистров 11 и 12, сигналы опорной частоты f и записи параллельного кода ЗПК), поступающие с четвертого выхода синхрогенератора 3 на первый вход сдви

тающего регистра 6. С второго выхода синхрогенератора 3 на вход мультиплексора 1 адреса поступают управл ющие сигналы, определ ющие какие из входных сигналов мультиплексора 1 адреса поступ т на его выход

Полный временный цикл обращени  к блоку 2 пам ти выполн етс  в несколько фаз, например, в три Б первых двух фазах всегда происходит операци  чтени  данных из блока 2 пам ти в четвертый и третий регистр

11и 12. В третьей фазе возможны лишь запись данных в  чейку блока 2 пам ти из канала ЭВМ через шинный формирователь 8 или чтение данных из блока 2 пам ти в первьШ и второй регистры 9 и 10 и далее через шин- ньй формирователь 8 в канал ЭВМ при условии наличи  сигналов ЧТ и ЗС

При такой организации таймирова- ни  автоматически выполн етс  необходима  регенераци  накопленной информации во всем объеме динамической пам ти.

По адресу, определ емому синхро- генератором 3, поступающим через мультиплексор 1 адреса на первый вход блока 2 пам ти при наличии сигнала логической единицы на втором входе блока 2 пам ти, поступающего с второго выхода блока 5 управлени  (сигнал записи WEI, WE2), осуществл етс  чтение данных из блоков 2 пам ти.

По сигналам СВБФ происходит запись шестнадцатиразр дного слова в третий 11 и четвертый 12 регистры. Сразу после сигнала СВБФ по сигналу ЗПК происходит запись младшего байта (содержимого третьего регистра 11) в сдвигающий регистр 6. Выбор третьего регистра 11 определ етс  сигналом выбора кристалла (ВК) равным логической единице. При этом выходы четвертого регистра

12наход тс  в третьем высокоимпе- дансном состо нии. Из сдвигающего регистра 6 его содержимое считьша- етс  синхронно с разверткой ЭЛТ 7

с целью получени  устойчивого изображени  на экране. Перед записью в третий 11 и четвертый 12 регистры информации о следующих шестнадцати точках изображени  сигналом ЗПК осуществл етс  запись старшего байта (содержимого.четвертого регистра 12) в сдвигающий регистр 6. При

этом сигнал ВК равен логическому нулю, что приводит к установке выходов третьего регистра 11 в третье Бысокоимпедансное состо ние. Затем 5 по сигналу СВБФ в третий 11 и четвертый 12 регистры записываетс  информаци  о новых шестнадцати точ- ках изображени  из блока 2 пам ти во второй фазе полного временного 0 цикла обращени  к блоку 2 пам ти.

При этом из сдвигающего регистра 6 синхронно с разверткой ЭЛТ 7 ,считьшаютс  данные. По сигналам ЗПК и ВК в сдвигающий регистр 6 5 записываетс  младший байт считанной информации из блока 2 пам ти, который в данный момент времени записан в третьей регистре 11. При этом четвертый регистр 12 находитс  в треть- 0 ем высокоимпедансном состо нии. Б следующий момент времени (фиг.2) по сигналам ЗПК и ВК, который мен етс  из логической единицы в логический нуль, происходит запись 5 старшего байта информации (содержимого четвертого регистра 12) в сдвигающий регистр 6, из которого синхронно с разверткой ЭЛТ 7 считыва - етс  старший байт информации, за- Q писанной в блоке 2 пам ти. В дальнейшем цикл работы блока 2 пам ти повтор етс  и на экране ЭЛТ 7 отображаютс  следующие 32 точки, которые считываютс  из блока 2 пам ти по адресам, определ емым синхрогенера- тором 3.

Таким образом, на индикаторе не- . прерывно отображаетс  графическа  информаци  и отсутствует промежуток в изображении, возникающий во врем  обмена информации между ЭВМ и блоком 2 пам ти,

В третьей фазе полного временного , цикла обращени  к блоку 2 возможен

обмен информацией между ЭВМ и блоком 2 при наличии сигналов ЗС и ЧТ. Рассмотрим работу устройства дл  отображени  графической информации на экране ЭЛТ в режиме записи информации в блок 2 пам ти из ЭВМ. 0 По адресу  чейки пам ти блока 2, - который через мультиплексор t адреса с выхода регистра 4 адреса поступает на первый (адресный) вход блока 2, с выхода шинного формиро- вател  8 данные из ЭВМ поступают на четвертый вход блока 2.

В зависимости от уровн  канального Ьигнала к байт н на втором выхо1

5

0

де блока 5 управлени  формируютс  сигналы записи WE1, WE2,. определ ющие режим записи: всего шестнадцатиразр дного слова; младшего или старшего байта. По сигналам с третьего выхода синхрогенератора 3 RAS, CAS в  чейке пам ти блока 2 осуществл етс  запись информации из ЭВМ

При считывании информации из блока 2 пам ти в ЭВМ по адресу, записанному в регистре 4 адреса через мультиплексор 1 адреса, из блока 2 пам ти считываетс  содержимое его  чейки пам ти.

. По сигналу СВБФ (см. временную диаграмму, на фиг.2) происходит запись содержимого  чейки блока 2 в первый 9 и второй 10 регистры, из которых через шинный формирователь 8 по сигналу ЧТ, равному логическому нулю, с третьего выхода блока 5 управлени  содержимое данной  чейки пам ти блока 2 поступает в канал ЭВМ. Наличие сигналов RAS и CAS в третьей фазе полного временного цикла обращени  к блоку 2 определ етс  сигналом с четвертого выхода блока 5 управлени , завис щим от наличи  сигналов ЧТ и ЗС. С выхода блока 5 управлени  в канал ЭВМ в ответ на сигнал КСИАН вырабатываетс  сигнал синхронизации пассивного устройства КСИПН.

Устройство позвол ет ЭВМ вести работу с блоком 2 пам ти как с внутренней пам тью ЭВМ, что сокращает аппаратурные затраты, а также врем  выполнени  операций обмена и модификации информации за счет сокращени  числа необходимых дл  обмена команд процессора.

Сокращение адресного пол  процессора ЭВМ несущественно в св зи с наличием возможности расширени  адресного пол  у современных микропроцессоров до 1-4 м байт.

Обеспечение возможности у блока включени  на одну фазу работы с процессоров ЭВМ нескольких фаз (например , двух) вывода информации на экран ЭЛТ позвол ет увеличить скорость вывода данных из блока 2 на индикацию без увеличени  временного цикла пам ти блока 2.

0

5

0

5

0

5

0

5

0

Увеличение скорости вывода данных из блока 2 на индикацию позвол ет получить большую матрицу изображени  (например, 560400 элементов) без существенного снижени  быстро- . дейстЕ И  ЭВМ.

Claims (1)

1. Формула изобретени 

   Устройство дл  отображени  графической информации на экране электронно-лучевой трубки (ЭЛТ), содержащее мультиплексор адреса, выход которого подключен к первому входу блока пам ти, а входы к первому и второму выходам синхрогенератора и к выходу регистра адреса, первьй вход которого подключен к первому выходу блока управлени , вход-выход которого  вл етс  входом-выходом устройства , второй выход блока управлени  - к второму входу блока пам ти, третий вход которого соединен с третьим выходом синхрогенератора, четвертый выход которого подключен к первому входу сдвигающего регистра, выход которого подключен к первому )зходу 2ШТ„ второй вход которой подключен к п тому выходу синхрогенератора , отличающеес  тем, что, с целью расширени  области при- менени  устройства за счет увеличени  формата матрицы изображени  и .упрощени  устройства, оно содержит шинный формирователь и четыре регистра , первые входы которых подключены к выходам блока пам ти, вторые входы первого, второго, третьего и четвертого регистров соответственно - к шестому и седьмому выходам синхрогенератора, а выходы первого и второго регистров подключены к входу шинного формировател , вход- выход которого  вл етс  входом-выходом устройства, выход шинного формировател  подключен к второму входу регистра адреса и к четвертому входу блока пам ти, а управл ющий вход его подключен к третьему выходу блока угфавлени , выходы третьего и четвертого регистров подключены к второму входу сдвигающего регистра, четвертый выход блока управлени  подключен к входу синхрогенератора.

   -NX) -v

   Л/

   rv

   к,

   a

   пам ти

   СВдФ

   СбФ

   Редактор И. Касарда

   Фие 2

   Составитель С. Гришин

   Техред Н.Бонкало Корректор Е. Сирохман

   Заказ 3922/54Тираж 455 Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна ,4

   L