JPH02204845A - 内部動作履歴記録装置 - Google Patents

内部動作履歴記録装置

Info

Publication number
JPH02204845A
JPH02204845A JP1024604A JP2460489A JPH02204845A JP H02204845 A JPH02204845 A JP H02204845A JP 1024604 A JP1024604 A JP 1024604A JP 2460489 A JP2460489 A JP 2460489A JP H02204845 A JPH02204845 A JP H02204845A
Authority
JP
Japan
Prior art keywords
data
ram
same
writing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1024604A
Other languages
English (en)
Inventor
Fumio Aono
青野 文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1024604A priority Critical patent/JPH02204845A/ja
Publication of JPH02204845A publication Critical patent/JPH02204845A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 腹血圀1 本発明は内部動作履歴記録装置に関し、特に情報処理装
置の内部に組込まれてその動作履歴を記録する内部動作
履歴記録装置に関する。
劇胆韮韮 従来、論理回路の動作履歴を記録する装置としては、一
般にロジックアナライザあるいはロジックトレーサなど
と呼ばれる汎用の外付は型の装置がよく知られているが
、大規模な情報処理装置には障害時の原因解析のために
装置内各部のデータを常に記録するトレーサと呼ばれる
専用の動作履歴記録回路を内蔵したものが多い。
上記のようなトレーサはデータを記憶しておくためのR
AM (ランダムアクセスメモリ)と、RAMへのデー
タの書込み読出しを行う制御回路とから構成され、容量
が有限であるRAMへの書込み動作は循環的に行われて
いる。
障害の発生時、あるいは事前に設定されたある条件の成
立時にRAMへのデータの書込みが停止され、RAMに
はその時点から潤って一定時間分(記録時間間隔と一回
の記録データ量およびRAMの容量とによって決定され
る)の動作履歴が保持される。
保守者はRAMの記録内容を読出すことによって、トレ
ーサにおいてRAMへの書込み動作の停止要因が発生す
るまでの経過を知ることができ、その経過を障害原因の
解明に役立てることができる。
この内蔵型のトレーサにおいてはハードウェア上の制約
から大規模化が困難であるとともに、その記録媒体であ
るRAMの容量に限界があるため、−度に記録するデー
タ幅を小さくしたり、記録データの組合わせを必要に応
じて選択できるようにしたりする他に、装置が意味のあ
る動作をしているときだけ記録動作を行わせたり、ある
いは事前に設定した条件を満たすデータのみを記録の対
象とするなどRAMに記憶する情報を圧縮するための工
夫が行われ、トレーサの有効的な活用が計られていた。
このような従来の内部動作履歴記録装置では、RAMに
情報を書込む際に不必要と思われるデータを間引いて記
録するため、時間関係が重要な意味を持つ場合に正確な
情報が得られず、RAMに記録されたデータが時間方向
に不連続なためデータの解析が複雑困難なものになると
いう欠点がある。
魚涯Rとl煎 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、時間関係を正確に再現することができ、
データの解析を容易に行うことができる内部動作履歴記
録装置の提供を目的とする。
1肌ム璽茎 本発明による内部動作履歴記録装置は、情報処理装置内
各部のデータを記録媒体に記録する内部動作履歴記録装
置であって、同一データが予め設定した所定回数連続す
ることを検出する検出手段と、前記検出手段により前記
同一データの連続が検出されたとき、前記同一データの
連続を示す特定データを前記記録媒体に書込む書込み手
段と、前記同一データが連続した回数を計数して前記記
録媒体に書込む計数手段とを有することを特徴とする。
K脂ヨ 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
り、第2図は第1図の制御部3の構成を示すブロック図
であり、第3図は第1図のRAM5の記録内容を示す図
である。これらの図において、図示せぬ装置内各部から
収集されたトレースデータ100はレジスタ1.2およ
びセレクタ4を介してRAM5に書込まれる。
このとき、制御部3はセレクタ4が常にレジスタ2の出
力信号101を選択するように選択信号102を出力し
、また毎クロックRAM5への書込みが行われるように
ライトイネーブル信号103を出力する。
さらに、制御部3は書込みアドレスレジスタ6にインク
リメント信号104を毎クロツク送出してアドレスを順
次変化させる。
上述のような制御部3の制御により、通常動作時には装
置内各部からのトレースデータ100がRAM5に順次
書込まれていく。
このトレースデータ100が全く変化しなくなり、その
状態がしばらく続くような場合の動作について以下説明
する。
装置内各部からのトレースデータ100はレジスタ1に
保持されるとともに、制御部3に送出される。
制御部3において、トレースデータ100は比較用レジ
スタ30に入力されるとともに、比較器31により比較
用レジスタ30の内容と比較される。
比較器31からの不一致信号131は比較用レジスタ3
0のセット信号となっているので、ある時点において、
比較用レジスタ30の内容と新たなトレースデータ10
0との不一致が検出されると、比較用レジスタ30の古
い内容が更新されて新たなトレースデータ100がセッ
トされる。
さて、今装置が定常状態になり、トレースデータ100
が全く変化しなくなると、比較器31からのデータ一致
信号130がアンドゲート32を介してカウンタ33に
入力され、カウンタ33の内容が+1される。このカウ
ンタ33における+1動作は、比較器31において一致
が検出される度に繰返される。
その結果、カウンタ33からの出力信号132が予め規
定された数値(本実施例では4)に達すると、予め規定
された数値となったことが比較器34によって検出され
、比較器34からの不一致信号134によりカウンタ3
3の更新が停止されて、カウンタ33の内容が予め規定
された数値に保たれる。
このとき同時に、比較器34からの一致信号133がア
ンドゲート36を介して制御用レジスタ37へと出力さ
れる。
制御用レジスタ37への入力データは、比較器34から
の一致信号133と、微分用フリップフロップ35に保
持された1クロヅク前の信号を反転した信号135との
論理積演算がアンドゲート36で行われることによって
、比較器34からの一致信号133の時間微分がとられ
ており、同時にその結果と比較器31からの不一致信号
131との論理積演算がアンドゲート36で行われるこ
とにより、カウンタ33が予め規定された数値に達する
と同時に、トレースデータ100に変化が発生した場合
に制御用レジスタ37へのセットを抑える論理となって
いる。
上述の動作により、制御用レジスタ37に1″がセット
されると、その情報は制御用レジスタ38およびアンド
ゲート39を経て制御用レジスタ40に達し、制御用レ
ジスタ40に保持される。
但し、制御用レジスタ37.38は常時セット型のレジ
スタであり、−力制御用レジスタ40は一度“1”がセ
ットされると、リセット信号が入力されるまでずっと“
1”を保持する“1”保持型のレジスタである。
また、制御用レジスタ37にINがセットされると、制
御用レジスタ37から制御信号136が出力される。こ
の制御信号136により制御部3からセレクタ4への選
択信号102が制御され、セレクタ4において全ビット
″0″の信号110がRAM5への書込みデータ10θ
として選択される。
さらに、制御用レジスタ38に“1″がセットされると
、制御用レジスタ38からセット信号137が出力され
る。このセット信号137によりセレクタ4への選択信
号102が制御され、セレクタ4が全ビット“0”の信
号110をRAM5への書込みデータ106として選択
するとともに、書込みアドレスレジスタ6へのインクリ
メント信号104が制御され、書込みアドレスレジスタ
6における更新動作が抑止される。すなわち、RAM5
への書込みアドレス107がホールドされる。
制御用レジスタ40に“1″がセットされると、制御用
レジスタ40から制御信号138が出力される。この制
御信号138により制御部3からセレクタ8への選択信
号105が制御され、セレクタ8において書込みアドレ
スレジスタ6からの書込みアドレス107がRAM5へ
の読出しアドレス108として選択されるとともに、こ
の制御信号138により+1加算器9が制御され、セレ
クタ8からの読出しアドレス108によりRAM5から
読出されたデータ109に+1加算器9で+1が加算さ
れる。
また、この制御信号138により制御部3からセレクタ
4への選択信号102が制御され、セレクタ4において
+1加算器9からの出力信号111がRAM5への書込
みデータ106として選択される。
上述のように制御することにより、トレースデータ10
0が全く変化しなくなって同一のデータが4クロツクの
間続くと、まずRAM5の次アドレスに全ピッI・“0
”が書込まれ、その次のアドレスに最初全ビット″0″
が書込まれた後に、該アドレスのデータに1クロツク毎
に+1が加算されたデータが重書きされる。
制御レジスタ40は“1”保持型のレジスタであるため
、トレースデータ100が変化して比較器31が不一致
を検出し、比較器31からの不一致信号131によって
リセットされるまで制御レジスタ40には“INが保持
されているので、上述の動作は何度でも繰返し行われる
これら一連の動作の結果、RAM5には第3図に示すよ
うな記録が残される。すなわち、第3図において、RA
M5の領域5aには通常のトレース動作により装置内各
部から収集されたトレースデータ100が書込まれ、こ
の領域5aへの書込み中にトレースデータ100が全く
変化しなくなると、上述の制御により次アドレスの領域
5bに全ビット″0″が書込まれる。
該アドレスに続くアドレスの領域5Cには、その後に該
データが繰返された回数が記録される。
該データが変化することにより通常のトレース動作が開
始されると、そのトレース動作により装置内各部から収
集されたトレースデータ100が領域5dに書込まれる
さらに、この領域5dへの書込み中にトレースデータ1
00が全く変化しなくなると、上述の動作と同様にして
、次アドレスの領域5eに全ビット“0”が書込まれ、
該アドレスに続くアドレスの領域5fにはその後に該デ
ータが繰返された回数が記録される。該データが変化す
ることにより通常のトレース動作が開始されると、その
トレース動作により装置内各部から収集されたトレース
データ100が領域5gに書込まれる。
尚、本発明の一実施例ではRAM5のあるアドレスの領
域5c、5fを同一のトレースデータ100の繰返し回
数のカウンタとして使用しているが、この領域5c、5
fが万一オーバフローした場合には、同一のトレースデ
ータ100の繰返し回数がこの領域5c、5fにおいて
表現できる最大数に達した時点でカウントアツプを停止
する方法が現実的であると思われる。
しかしながら、同一のトレースデータ100の繰返し回
数を正確に計数することを優先させる場合には、次のア
ドレスに進んで再びr□、からカウントをはじめるなど
カウンタを拡張する方法があるが、この方法ではカウン
タとして使用された領域の終わりを示すためのワードが
別に必要となる。
また、この領域5c、5fをカウンタとして使用すると
きに、毎クロック+1を加算するのではなく、Nクロッ
ク(N>1)毎に十1を加算する方法をとれば、同一の
トレースデータ100の繰返し回数の分解能は低下する
が、最大カウント数を大きくとることができる。
さらに、カウンタの値が増えるに従ってNを次第に大き
くしていく方法をとれば、同一のトレースデータ100
の繰返し回数が少ない場合の分解能を下げないことも可
能である。
本発明の一実施例では同一のトレースデータ100の繰
返しが始まったことを示す特定データを全ビット“0”
で表示したが、これは次アドレスの領域5c、5fをカ
ウンタとして使用するときの初期値と共用するためであ
り、必要に応じて任意の値に設定することができる。そ
の場合には、特定データの値は通常のトレース中に現れ
得る値であってはならないし、RAM5の内容を表示し
たときに同一のトレースデータ100の繰返しが発生し
たことを認識しやすいパターンとなることが望ましい。
このように、制御部3の比較器31により同一のトレー
スデータ100の繰返しが検出されたとき、RAM5の
次アドレスに同一のトレースデータ100の繰返しを示
す特定データ(全ビット“0”)を書込み、該アドレス
の次のアドレスに同一のトレースデータ100の繰返し
回数を記録するようにすることによって、わずかのハー
ドウェア量を追加するだけで、連続する同一データを逐
一記録することを避けてRAM5の記憶容量を節約する
ことができる。
また、その同一データを少なくとも一回はRAM5に記
録し、併せて繰返し回数もRAM5に記録することによ
り、RAM5に記録されたデータが時間方向に連続とな
り、該データの時間関係を正確に再現することができる
さらに、同一のトレースデータ100の繰返しを示す特
定データを見やすいデータパターンで表示することによ
り、データの解析を容易に行うことができる。
几肌ム皇1 以上説明したように本発明によれば、同一データが予め
設定した所定回数連続したことが検出されたとき、該同
一データの連続を示す特定データを記録媒体に書込むと
ともに、該同一データが連続した回数を計数して記録媒
体に書込むようにすることによって、時間関係を正確に
再現することができ、データの解析を容易に行うことが
できるという効果がある。
【図面の簡単な説明】 第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図の制御部の構成を示すブロック図、第3図
は第1図のRAMの記録内容を示す図である。 主要部分の符号の説明 3・・・・・・制御部 4.8・・・・・・セレクタ 5・・・・・・RAM 9・・・・・・+1加算器 30・・・・・・比較用レジスタ 31.34・・・・・・比較器 32.36.39・・・・・・アンドゲート33・・・
・・・カウンタ

Claims (1)

    【特許請求の範囲】
  1. (1)情報処理装置内各部のデータを記録媒体に記録す
    る内部動作履歴記録装置であって、同一データが予め設
    定した所定回数連続することを検出する検出手段と、前
    記検出手段により前記同一データの連続が検出されたと
    き、前記同一データの連続を示す特定データを前記記録
    媒体に書込む書込み手段と、前記同一データが連続した
    回数を計数して前記記録媒体に書込む計数手段とを有す
    ることを特徴とする内部動作履歴記録装置。
JP1024604A 1989-02-02 1989-02-02 内部動作履歴記録装置 Pending JPH02204845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1024604A JPH02204845A (ja) 1989-02-02 1989-02-02 内部動作履歴記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1024604A JPH02204845A (ja) 1989-02-02 1989-02-02 内部動作履歴記録装置

Publications (1)

Publication Number Publication Date
JPH02204845A true JPH02204845A (ja) 1990-08-14

Family

ID=12142753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1024604A Pending JPH02204845A (ja) 1989-02-02 1989-02-02 内部動作履歴記録装置

Country Status (1)

Country Link
JP (1) JPH02204845A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721056A (ja) * 1993-06-30 1995-01-24 Nec Corp ソフトウェアデバッグ方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721056A (ja) * 1993-06-30 1995-01-24 Nec Corp ソフトウェアデバッグ方法

Similar Documents

Publication Publication Date Title
US6961875B2 (en) Method and apparatus for capturing event traces for debug and analysis
US4835675A (en) Memory unit for data tracing
JPH07281930A (ja) 情報処理装置動作測定解析システム
US5067130A (en) Method for acquiring data in a logic analyzer
US4446516A (en) Data compaction system with contiguous storage of non-redundant information and run length counts
US4293925A (en) Apparatus and method for indicating a minimum degree of activity of digital signals
GB1051700A (ja)
JPH02204845A (ja) 内部動作履歴記録装置
JPS61213683A (ja) 放射線計数装置
JPS6057264A (ja) ロジツク・アナライザ
JPS5939783B2 (ja) 論理状態追跡装置
US4777618A (en) Method of storing, indicating or producing signals and apparatus for recording or producing signals
JPH0540698A (ja) 主記憶ページ管理方式
JP2000065904A (ja) 半導体試験装置
SU1509870A1 (ru) Устройство сравнени чисел с допусками
SU1548788A1 (ru) Узел заполнени тестовой информации
JP2002288005A (ja) デバッグ及び性能解析用トレースデータ採取方式
SU1509871A1 (ru) Устройство дл сортировки информации
JPH02242440A (ja) 命令トレース回路
JPH0217552A (ja) 性能データ計測方式
JP2786033B2 (ja) 時間測定装置
SU1244704A1 (ru) Устройство дл отображени графической информации на экране электронно-лучевой трубки
RU1807525C (ru) Устройство дл диагностического контрол оперативной пам ти
JPS5853636Y2 (ja) デ−タメモリ表示装置
JPS6411977B2 (ja)