JPS61213683A

JPS61213683A - 放射線計数装置

Info

Publication number: JPS61213683A
Application number: JP61047472A
Authority: JP
Inventors: シーモア・サロウ; ジヨージ・シオドア・マリツク、ジユニア
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1985-03-06
Filing date: 1986-03-06
Publication date: 1986-09-22
Anticipated expiration: 2009-11-24
Also published as: ES8900144A1; JPH0695145B2; EP0205743A2; KR940001561B1; ES552650A0; KR860007605A; US4670891A; EP0205743B1; EP0205743A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、広範囲に亘って変動し得る値を有する時間従
属変数に関連したデータを採取し記憶もしくは格納する
ことに関し、特に放射線パルス計測等においてランダム
に発生するパルスの計数率を測定する装置に関する。

〔従来の技術〕

多くの目的から、広範囲の値を取り得る変数の値を表わ
すデータを記憶もしくは格納することが必要とされてい
る。データが成る期間に亘って発生される場合には、そ
の値を記憶するために大きな数の記憶場所を用意しなけ
ればならないような場合がしばしば生ずる。

例えば、原子炉の中性子線束監視装置においては、線束
検出トランスジューサ（変換器）は、線束に比例する率
（レート）でパルスを発生する。原子炉の線束は、原子
炉が停止状態から全出力状態に移行するに伴ない、毎秒
０．０１カウント（計数）から毎秒Ｉ　Ｘ　ｊ　０１６
カウントのように８桁台の範囲に亘って変動し得る。そ
の場合、トランスジューサの出力パルスはランダムなパ
ターンで発生する。

１つの公知の方式によれば、パルスは１００ないし１２
５　ミＩＪ秒台の持続期間をそれぞれ有する一連の固定
時間区間（間隔）中に計数され、各時間区間（間隔）中
に発生されるパルス数は爾後処理の目的でそれぞれの記
憶場所に記憶される。パルス率が高い時には、各測定時
間区間中に、教区間の経過後、パルス率を正確に計算す
ることを可能にするのに充分な数のパルスが発生される
。

〔発明が解決しようとする問題点〕

しかしながら、パルス率（レート）が低い場合には、正
確なパルス率情報を得るためには監視もしくは測定を非
常に多数の時間区間に亘り連続して行わなければならな
い。例えば、パルス率が毎秒０．１パルスの公称値を有
する場合には、平均して１００個の時間区間中に１パル
スしか発生しない。さらにパルス発生が本来ランダムな
性質のものであるために、単一のパルスを基にして正確
な表示もしくは情報を発生することはできない。

パルスの生起がポアソン分布に従って変動する場合に平
均パルス率を計算する際の精度は、次式に従って推定す
ることができる。

誤差＝１／（パルス数の平方根）例えば、１５０個のパルスが計数された場合には、誤差
は８．１６　％程度になろう。この精度を、１００ミリ
秒の測定区間もしくは間隔で、毎秒０．０１個のパルス
と言う公称パルス率で達成するためには、測定動作は、
ｔ　５ｏｏｏｏ個の時間区間に及ぶことになる。その場
合、各時間区間中に生起するパルス数を表わす情報とし
てデータを記憶するものとすれば、１つの計算を行なう
ためのデータを記憶するのに１ｓｏｏｏｏ個もの記憶場
所が要求されることになる。

従って、本発明の１つの目的は、広範囲のパルス率の値
に亘り正確な計算を可能にしつつ、処理前にデータを記
憶するのに設けねばならない記憶容量もしくはメモリ容
量を減少することにある。

本発明の他の目的は、監視中のパルス率における変化を
容易に計算することを可能にすることにある。

〔問題点を解決するための手段〕

本発明によれば、上述の目的は、等しい持続期間の一連
の相続く時間区間中、相続く事象を検出する検出手段と
、各時間区間中に生ずる事象の数を計数する手段と、事
象が生起しない相続く時間区間の数を計数する手段と、
そして、少なくとも１つの事象が生起する各時間区間中
に生起する事象の数を表わす情報および少なくとも１つ
の事象が生起した先行の時間区間後に経過した全べての
時間区間の数を表わす情報を記憶する手段とにより、広
範囲に亘って変動し得る発生率を有する一連の事象の時
間率を監視する装置、を提供することにより達成される
。

〔作　用〕

即ち、本発明は、少なくとも概念上、２つの隣接する記
憶場所のカラムから構成される二重登録テーブルの形態
で記憶場所が組織化配列されている記憶装置もしくはメ
モリを設りることにより実現することができる。１つの
カラム内の記憶場所はデータパルス計数値を記憶するよ
うに構成され、他方のカラムの記憶場所は、時間区間を
表わす情報を記憶するように構成される。

記憶場所は、一方のカラムの成る１つの記憶場所に記憶
されているデータパルス計数が、他方のカラムの関連の
記憶場所に計数が記憶される時間区間中に計数されたデ
ータパルスの総数を表わすようｔこ対形態で配列される
。各時間区間計数情報は、２つのカラムの第１番目の記
憶場所に書込まれ、その際、各記憶場所に先に記憶され
ている情報は、同じカラムの次に続く記憶場所にシフト
される。

受信しているパルスが、幾つかの相続く測定時間区間中
にパルスが生起しないような比較的低いパルス率で発生
している場合には、この時間区間の数を計数し、そして
少なくとも１つのデータパルスが発生した後にのみ、デ
ータパルス計数および関連した時間区間計数を２つのカ
ラムの最上位の記憶場所に記憶する。時間区間計数は、
パルスが発生しなかった先行の時間区間の数に、パルス
が発生した時間区間の数を加えた値に対応する。

したがって、パルス率計算を行なうのに１５０個のパル
スを計数することが望まれる場合には、各カラム毎に僅
か１５０の記憶場所、言い換えるならば、２つのカラム
で合計３００個の記憶場所を設けるだけでよい。これと
は対照的に、各時間区間を関連のパルス計数を各記憶場
所に記憶するとした場合には、０．０１パルス／秒のパ
ルス率を正確に測定するためには、１５００００個の斯
かる記憶場所を設けることが必要となる。

〔実施例〕

以下、添附図面を参照し本発明の詳細な説明例について
説明する。

第１図は、本発明の従いデータを求めて記憶するように
構成されている回路の１つの好ましい実施例をブロック
図で示したものである。図において、接続線は、単一の
導体を表わし、他方、二重の平行線は、複数の２過信号
を並列に導くための複数の導体路を表わす。

図示の回路は、検出すべき各事象（イベント）毎に１つ
のデータパルスを受ける入力端子４に接続されたデータ
パルス計数器２を備えている。

パルス計数器２は、入力端子４に現われる各パルスを計
数し、その現在の計数を表わす複数ビットのディジタル
出力信号を発生する。入力端子４に達するパルスは、ク
ロックパルス源６からの２つの相続くパルス間の間隔期
間によってそれぞれ定められる相続く監視時間区間中に
計数される。クロックパルス源６から発生される各パル
スは、計数器２のリセット入力端子に供給されて、該計
数器２を計数値ｒｏＪにリセットする作用をなす。

クロックパルス源６から発生されるパルスはまた、時間
区間計数器（間隔計数器とも称し得る）８の計数入力端
子に印加される。時間区間計数器８は、その出力端子に
現在の計数状態を表わす複数ビットのディジタル計数信
号を発生する。時間区間計数器８にはさらに、リセット
入力端子が設けられており、このリセット入力端子に信
号が印加されると該計数器８は「０」計数状態にリセッ
トされる。データパルス計数器２の計数出力は、該計数
器２の現在の計数状態を表わす情報を格納するバッファ
メモリ１０に並列に供給される。同様柘、時間区間計数
器８の計数出力も、計数器８の現在の計数状態を表わす
情報を格納するバッファメモリ１２に並列に供給される
。

２安定ブリツプフロツプ１４には、データパルス入力端
子４に接続されたセット入力端子と、アンドゲート１６
の１つの入力端子に直接接続された出力端子が設けられ
ている。アンドゲート１６の出力端子は、フリップフロ
ップ１４のリセット入力端子に接続されると共に、オア
ゲート１７を介して、バッファメモリ１０および１２の
ゲート入力端子に接続されている。アンドゲート１６の
別の入力端子は、クロックパルス源６の出力端子に接続
されている。

時間区間（間隔）計数器８のリセット入力端子は、゛オ
アゲート１７および遅延素子１８を介してアンドゲート
１６の出力端子に接続されている。遅延素子１８は、時
間区間（間隔）計数器８が「０」状態にリセットされる
前ｊζ、パルス源６によって発生されてアンドゲート１
６から出力される信号を発生せしめるパルスが計数器８
の出力状態に加味され、それによりバッファメモリ１２
＃こ格納される情報に含まれるようにするのに充分な短
かい時間遅延を発生する。

時間区間（間隔）計数器８の計数出力はまた、論理回路
１９にも並列に供給される。゛該論理回路１９は計数器
８が２５６個のクロックパルス、の計数に達した時に１
ビツトの出力を発生する。

この１ビツト出力はオアゲート１７の他方の入力端子お
よびオアゲート２０の一方の入力端子に印加される。オ
アゲート２ｏの他方の入力端子は、計数器２からのビッ
ト出力線のうち最下位ビット、即ち２°のビット線に接
続され、そしてオアゲート２０の出力端子は、バッファ
メモ。

す１０の対応した最下位ビット入力端子に接続されてい
る。

バッファメモリ１ａおよび１２は、メモリ２２に接続さ
れている。このメモリ２２は、２つのカラムもしくはス
タック状に配列された記憶場所２４（１）　、　２４（
２）　ｉ・・・・、２４（均および２６（１）　、　２
６（２）。

・・・・、　２６（ｎ）を備えている。全記憶場所２４
は、加算レジスタ３ｏに接続されており、このレジスタ
３０は、全記憶場所２４に格納されている計数内容もし
くは情報を大刀する。同様に、全記憶場所２６は加算レ
ジスタ３２に接続されており、このレジ３夕３２は、全
記憶場所２６に記憶されている計数情報もしくは内容を
大刀する。レジスタ３ｏおよび３２は、表示／記録装置
３４に接続されている。この表示゛／記録装置５４は、
単一の時間区間または一連の時間区間を包含できる少な
くとも最も最近の監視期間中、入力端子４に供給される
パルスの平均パルス率を表示し且つ（または）記録する
ものである。

第１図に示した回路の動作を説明すると、計数器２およ
び８の各々は、「０」計数状態に初期設定され、フリ、
ツブフロップ１４は、出力信号を発生しないリセット状
態に設定される。監視（モニタ）動作は、各監視区間の
終了時にパルスを発生するようにクロックパルス源６を
イネーブル状態にすると共に、同時に監視すべきデータ
パルスを入力するように入力端子４を接続することによ
り開始される。成る１つの監視区間中、データパルスが
現われない場合には、クロックパルス源６は、区間（間
隔）パルスを発生し、計数器８の内容を１単位だけ進め
（インクリメントし）、データパルス計数器２をリセッ
トする。この場合には、アンドゲート１６は。

出力信号を発生せず、したがってバッファメモリ１０お
よび１２に格納されている情報はメモリ２２に転送され
ない。

クロックパルス源６によって発生される各クロックパル
スは計数器８によって計数されるが。

上記のシーケンスは、入力端子４に少なくとも１つのデ
ータパルスが現われる時間区間が生ずるまで、続く。こ
の第１のデータパルスの出現で、フリップフロップ１４
は出力信号を発生するようにセットされる。入力端子４
に印加される（単数または複数の）データパルスは、デ
ータパルス計数器２により上昇計数（アップカウント）
される。

この時間区間の終了時に、クロックパルス源６は、１つ
のクロックパルスを発生し、このクロックパルスは、時
間区間計数器８によって計数され、さらにこのクロック
パルスは、アンドゲート１６をして出力信号を発生せし
める働きをなす。アンドゲート１６の出力信号は、バッ
ファメモリ１０および１２に現在記憶されている情報を
、メモリ２２の第１番目もしくは最上位の記憶場所２４
（１）および２６（１）に転送する働きをなす。

遅延素子１８によって制御される短時間の遅延後、ゲー
ト１６からの信号は、計数器８を「０」計数状態にリセ
ットする。計数器６からの出力信号も、計数器２をリセ
ットする。

この時点で、最上位の記憶場所２４（１）は、計数器・
２に先に格納されていた計数の情報（カウント値）を保
有し、他方、最上位の記憶場所２６（１１は、計数器８
！こ先に記憶されていた計数の情報（カウント値）を保
有している。

この動作シーケンスは、入力端子４にデータパルスが出
現する時間区間が再び生起するまで繰返される。この時
間区間（間隔）の終了時に、バッファメモリ１０および
１２に記憶されていた情報は、最上位の記憶場所２４（
１）および２６（１）に読込まれ、他方、該最上位の記
憶場所２４（１）および２６（１）に先に記憶されてい
た情報は、その直ぐ下の次の記憶場所２４（２）および
２６（２）に転送される。メモリ２２への次の読込みの
時点で、記憶場所２４（２）および２６（２）に記憶さ
れていた情報は記憶場所２４（３）および２６（３）に
転送され、この転送動作は、最後の記憶場所２４（ｎ）
および２６（ｎ）にまで達し、その後はこの転送動作は
最早やごのような情報が不要となり放棄されるまで、相
続く読込み時点で行なわれる。

この様に、監視動作のどの時点においても。

最上位の記録場所２４（１）および２６（１）には最も
最近の計数器出力情報が記憶され、他方、その前に得ら
れた情報は、時間経過順序でその下側にある対応した記
憶場所に記憶されることになる。

比較的低い値を有するデータパルス率（レート）の場合
には、相続く記憶場所２４はそれぞれ、１つまたは場合
により数個のパルスからなる情報を格納し、他方、対応
した記憶場所２６は大きな数の時間区間を表わす情報を
格納することになる。２つ以上のデータパルスからなる
情報は、単一の時間区間中に幾つかのデータパルスが生
じた場合にのみ記憶されることになる。

他方、データパルス率（レート）−が比較的高い場合に
は、各記憶場所２４は複数個のデータパルスからなる情
報を格納し、他方、各記憶場所２６は１つの時間区間を
表わす情報を格納することになる。

本発明で企図している監視もしくはモニタ動作は、パル
スが生ずる率が成る程度不規則（ランダム）であるパル
スシーケンスに適応されるものであるので、結果として
得られるパルス率表示に特定の精度を実現するためには
、成る数のパルスを計数しなければならない。例えば、
測定誤差を８．１６％の値にまで減少させるためには、
このようなパルスを１５０個計赦すべきである。

このような精度を達成するために、合計少なくとも１５
０個のデータパルス計数が累積されるまで、最上位の記
憶場所２４（１）から出発して相続く記憶場所２４に記
憶されているデータパルス計数情報の総数をレジスタ３
０で加算することにより各パルス率計算を行なう。その
場合、対応した群の記憶場所に記憶されている時間区間
情報をレジスタ６２で加算して、その結果得られる総和
値が装置３４に転送される。この目的のため、レジスタ
３０は、関連した記憶場所情報をレジスタ３２に供給す
るように接続されている。

そこで、装置３４は、単純な割算を行ない、対応のクロ
ックパルス時間区間の総数に対するデータパルスの総数
の比の表示を発生する。

記憶場所２４および２６の内容は、最上位の記憶場所に
新しいデータが書込まれなかった場合でも、各クロック
パルス区間の終了時に間合わせるようにするのが好まし
い。この目的のため、クロックパルス源６の出力端子は
、さらに、レジスタ３０および３２の各々に接続されて
いる。１０口ないし１２５ミリ秒台の持続期間を有する
測定区間を用いることを想定しているので、各区間中線
ての記憶場所について問合せを行なうようにしても、そ
の実現に当って問題が生ずることはない。上の説明から
理解されるように、各記憶場所２４は、少なくとも１つ
のデータパルスを表わす情報を格納しているので、パル
ス繰返し速度が低くても、所望の精度を有するパルス率
表示を発生するのに、合計１５０対の記憶場所２４．２
６しか要求されない。それより高い精度が望まれる場合
、或いはそれより低い精度で足りる場合には、加算すべ
きデータパルス情報の数ならびに利用可能でなければな
らない記憶場所対の数を相応して変えることができる。

装置３４は、相続く期間と関連するパルス率を比較する
ことにより、監視下のパルス率の変化率の表示もしくは
指示を付加的に与えることができる。

本発明に従い、このような指示もしくは表示を与える１
つの好ましい態様が第２図に図解しである。第２図を参
照すると、この図には、例示的な計数値を格納している
第１図の記憶場所２４（１）ないし２４（１１）および
２６（１）ないし２６（１１）からなる群が示されてい
る。左端の記憶場所２４（１）および２６（１）は第１
図の最上位の記憶場所２４（１）および２６（１）に対
応する。

したがって、最も最近に発生された計数は、第２図の左
端の記憶場所２４（１）および２６（１）に現われ、そ
して第２図に示されている最も古い計数は右端の記憶場
所２４（１１）および２６（１１）に在・る。対応した
時間軸ｔの方向が矢印で示されている。

説明の便宜上および説明を簡潔にするために、各パルス
率計算に要求されるデータパルスの数は６個であると仮
定する。

第２図に示した時点ｔこおいて、記憶場所群４゜の記憶
場所２４（１）ないし２４（５）に合計６個のデ、−タ
パルス計数が格納されていることがレジスタ３０により
決定される。したがって、記憶場所２４（１）ないし２
４（５）内のデータパルス計数が加算されると共に、記
憶場所２６（１）ないし２６（５）に格納されている時
間区間計数が加算し合わされて割算を行ないパルス率指
示もしくは表示を発生する。

次いで、パルス率の変化率の表示を発生するために、記
憶場所２６（６）から出発し、パルス率計算の根拠とな
った区間計数和に少なくとも等しい区間計数和に達する
まで該記憶場所２６（６）゛に続く区間計数記憶場所を
含む後続の区間計数記憶場所にアクセスしてその計数情
報を加算する。本例の場合には、パルス率の計算は、記
憶場所２６（１）ないし２６（５）に記憶されている区
間計数情報の和、即ち１区間計数値１１９に基づいて行
われる。

記憶場所２６（６）で始まった呼出しおよび加算で時間
区間計数記憶場所２６（６）ないし２６（９）には、１
２０個の時間区間が保有されており、したがって、これ
ら時間区間計数記憶場所を含む記憶場所群４２は、変化
率の計算に用いられる。

この変化率計算の目的のため、記憶場所群４２の記憶場
所２４（６）ないし２４（９）に保有されているデータ
パルス計数の総数を加算により求め、その総和を装置３
４において、記憶場所２６（６）ないしく９）に格納さ
れている計数の総和で除して関連したパルス率の値を発
生する。明らかなように記憶場所群４２の記憶場所２４
におけるデータパルス計数は所望の精度を有するパルス
率の値を計算するのに要求される数、この例では「６」
よりも大きい場合もあり得るし、あるいは小さい場合も
あり得る。

次いで、記憶場所群４０および４２に記憶されている値
について計算したパルス率の対数間の差を求めて、この
差の値を、次式で表わされる値で除すことによりパルス
率の変化率を算出することができる。

工、十工２上式中、工、＝記憶場所群４２４こ関連した時間区間計
数布工、＝記憶場所群４０に関連した時間区間計数布（工、十工、）／２の値は、記憶場所群４２および４０
と関連した全測定期間の中心の期間同土間の時間に対応
する。

最上位記憶場所への各書込みの生起は、オアゲート１７
の出力端子から各書込みパルスを供給することによりレ
ジスタ３０および３２に報知される。

上述の変化率計算の実行を可能にするためには、メモリ
２２は％　１５０より大きい数の記憶場所を有していな
ければならない。しかしながら、それでもなお要求され
る全記憶場所数は、各記憶場所が単一の測定区間に関連
したデータを記憶するとした場合に要求されるであろう
ところの記憶場所の総数よりも遥かに小さい。

本発明の実施においては、最上位記憶場所２４．２６に
対するそれぞれの新しい入力で、新しいパルス率計算お
よび関連した変化率計算を実行することができる。

パルスとパルスとの間に許容し得ないほど長い時間が経
過するほどデータパルス率が低くなり得る。この様な状
況は要素１７，１９および２０の作用により回避される
。計数器８が予め定められた計数、例えば、２５６個の
時間区間を表わす計数に達し、その間、データパルスが
入力されなかった場合には、論理回路１９が予め定めら
れた計数を検知して、パルスを発生し、このパルスで、
単一のデータパルスを表わす情報がオアゲート２０を介
しバッファメモリ１０に供給されるとともに、オアゲー
ト１７を介し、バッファメモリ１０ならびに１２から最
上位の記憶場所２４および２６への書込みが開始され。

それに続いて計数器８はリセットされる。１つのデータ
パルスを表わす１計数の入力は、本装置により示される
最も低い計数を表わすように任意に選択される。

本発明は、汎用データ処理装置を適当にプログラミング
することにより容易ｉと実現し得ることは理解されるで
あろう。

本発明の上に述べた事項は、本発明の範囲ならびにその
均等物の範囲から逸脱することなく、種々な変更、交換
および適応が可能であることは理解されるであろう。

〔発明の効果〕

以上のように、本発明によれば、事象の発生頻度を自動
的に判別し、一定時間間隔毎の計数値でなく計数値がゼ
ロの時間区間が何回続いたかを代わりに記憶するように
構成したので、メモリが節約でき計算処理む複雑になら
ないと共に統計誤差も最大値保証がしやすいという効果
がある。

【図面の簡単な説明】

第１図は本発明を実施するための回路の好ましい実施例
を示すブロック図、第２図は、第１図のメモリを更に説
明する図、である。２・・データパルス計数器、４・・入力端子、６・・ク
ロックパルス源、８・・時間区間計数器、１０．１２・
・バッファメモリ、１４・・２安定フリツプフロツプ、
１６・・アンドゲート、１７．２０・・オアゲート、１
８・・遅延素子、１９・・論理回路、２２・・メモリ、
２４・・レジスタ％２６・・記憶場所、３０．３２・・
加算レジスタ、３４・・記録装置、４０．４２・・記憶
場所群。尚、図中、同一符号は同−又は相当部分を示す。Ｆ厘６．２手続補正書昭和６１年６月３日

Claims

【特許請求の範囲】

（１）発生率が広範囲に亘って変化し得る相続く事象の
時間率を監視するための装置において、等しい持続期間
の一連の相続く時間区間中、相続く事象を検出するよう
に接続された検出手段と、前記検出手段に接続されて、少なくとも１つの事象が発
生する各時間区間中に生ずる事象の数をそれぞれ表わす
相続く計数を発生するための事象計数手段と、少なくとも１つの事象が生じた各時間区間の終了時と、
少なくとも１つの事象が生じた直ぐ前の時間区間の終了
時との間における時間区間の数をそれぞれ表わす相続く
計数を発生するための時間区間計数手段と、前記計数手段に接続されて、前記事象計数手段および前
記時間区間計数手段によって発生される相続く計数を表
わす情報を記憶するための記憶手段と、を含む相続く事象の時間率監視装置。
（２）前記記憶手段が、第１および第２の記憶場所群を
含み、前記第１の記憶場所群は、前記事象計数手段によ
って発生される相続く計数を表わす情報を記憶するよう
に配列され、前記第２の記憶場所群は、前記時間区間計
数手段によって発生される相続く計数を表わす情報を記
憶するように配列されている特許請求の範囲第１項記載
の相続く事象の時間率監視装置。
（３）前記第１の記憶場所群が、それぞれ、前記事象計
数手段によって発生される各計数を表わす情報を記憶す
るように接続された複数の相続く記憶場所を含み、前記
第２の記憶場所群は、それぞれ、前記第１の記憶場所群
の各記憶場所と関連し、それぞれ、前記第１の記憶場所
群の関連した記憶場所に記憶される情報の計数の発生と
時間的に一致して、前記時間区間計数手段により発生さ
れる各計数を表わす情報を記憶するように接続されてい
る複数の相続く記憶場所を含む特許請求の範囲第２項記
載の相続く事象の時間率監視装置。
（４）前記複数の相続く記憶場所が、少なくとも１つの
事象が生起した最も最近の時間区間に関連した計数情報
を記憶するように接続された第１の記憶場所を含み、前
記最も最近の時間区間に先行する時間区間に関連した計
数情報は、前記第１の記憶場所に続く前記各記憶場所群
の前記記憶場所の各々に逐次記憶される特許請求の範囲
第３項記載の相続く事象の時間率監視装置。
（５）前記第１の記憶場所から出発して、全体として少
なくとも選択された数の事象を表わす情報を記憶してい
る前記第１の記憶場所群の相続く記憶場所の数を求める
ために前記第１の記憶場所群の前記記憶場所に接続され
た第１の加算手段と、前記第１の記憶場所群の前記記憶
場所数の相続く記憶場所に関連した第２の記憶場所群の
記憶場所に情報が格納されている計数の和を表わす情報
を発生するために前記第２の記憶場所群の前記記憶場所
に接続されている第２の加算手段と、を更に備えている
特許請求の範囲第４項記載の相続く事象の時間率監視装
置。
（６）前記第１の加算手段が、前記第１の記憶場所群の
前記記憶場所数の相続く記憶場所に記憶されている計数
情報に対応する事象の総数を表わす情報を発生する特許
請求の範囲第５項記載の相続く事象の時間率監視装置。
（７）前記第１の加算手段によって発生される情報値を
前記第２の加算手段によって同時に発生される情報値に
よって除算した商に比例する事象率を計算し表示するた
めに、前記第１および第２の加算手段に接続されている
表示手段を更に備えている特許請求の範囲第６項記載の
相続く事象の時間率監視装置。
（８）前記表示手段がさらに、相続く計算された事象率
情報間における関係に基ずいて変化率情報を発生するよ
うに動作する特許請求の範囲第７項記載の相続く事象の
時間率監視装置。