JPH0561822A - データ事象記録装置およびｏｅｍｉチヤネル活性のモニタ 装置 - Google Patents

データ事象記録装置およびｏｅｍｉチヤネル活性のモニタ 装置

Info

Publication number
JPH0561822A
JPH0561822A JP3159528A JP15952891A JPH0561822A JP H0561822 A JPH0561822 A JP H0561822A JP 3159528 A JP3159528 A JP 3159528A JP 15952891 A JP15952891 A JP 15952891A JP H0561822 A JPH0561822 A JP H0561822A
Authority
JP
Japan
Prior art keywords
channel
register
oemi
data
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3159528A
Other languages
English (en)
Other versions
JPH0775013B2 (ja
Inventor
Dennis A Dein
デニス・アンソニイ・デイン
Hugh C Holland
ヒユー・カーテイス・ホランド
Robert J Kammerer
ロバート・ジヨン・カマラー
Reynold G Valdez
レイノルド・ガルシア・バルデス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0561822A publication Critical patent/JPH0561822A/ja
Publication of JPH0775013B2 publication Critical patent/JPH0775013B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3485—Performance evaluation by tracing or monitoring for I/O devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】 ＯＥＭＩチャネルに関わるチャネルアダプタ
インタフェース上の構成自在チャネルインタフェースモ
ニタを提供する。 【構成】 本発明のチャネルアダプタモニタ装置は、Ｏ
ＥＭＩチャネルデータおよびタグをトレースし、サポー
トプロセッサおよび監視マイクロプロセッサを介して構
成自在である。トレースアレイメモリが設けられ、構成
自在書込みレジスタにより識別される事象を格納する。
更に、タイマが設けられ、検出事象の各々のデータエン
トリと共にタイムスタンプエントリの実施を許容する。
マイクロプロセッサによりＭＭＩＯバスを通してトレー
スメモリをアドレスし、格納データを再生し、分析に供
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＯＥＭＩチャネルインタ
フェースとチャネルアダプタの間でデータ転送をモニタ
する装置に係り、特にＯＥＭＩチャネルインタフェース
とチャネルアダプタの間でのデータ転送のためのトレー
ス機能を与える装置に関する。
【０００２】
【従来の技術】大規模計算システムはチャネルアダプタ
を通して互いにインタフェースされることが多い。その
場合、所定のチャネルアダプタは１つの計算システムの
１つのチャネルを他の計算システムの二番目のチャネル
に接続する。これらの接続は時分割でなされるのが普通
であり、ある時間の間でのみ各々のチャネルはデータ転
送を行うために接続される。
【０００３】チャネルとチャネルアダプタの間でデータ
転送を行って問題が生じたとき、生じる可能性のある障
害を診断するには、ＯＥＭＩチャネルとそのアダプタの
境界を横切って生じるデータ転送の分析が有用である。
この場合、ＯＥＭＩチャネルとチャネルアダプタの間で
生じる多くのチャネルバスおよびタグの状態をモニタす
る装置をＯＥＭＩチャネルケーブルに挿入することが技
術的になされている。
【０００４】チャネルアダプタを通して接続される多重
ＯＥＭＩチャネルを用いるシステムでは、それぞれのチ
ャネルとそのアダプタの間のデータ交換の有効な診断に
は多重ピースのチャネルインタフェースモニタ装置が要
求される。この装置は、第２チャネルインタフェースで
発生しているデータに関して１つのチャネルインタフェ
ースで生じるデータの相関を与えるものではない。この
データの相関は、チャネルアダプタとＯＥＭＩチャネル
の間のデータ交換から生じる問題を診断する際に非常に
有効である。
【０００５】このような重要な装置に対する必要性の他
に、複雑なチャネルＩ／Ｏ問題をデバッグするチャネル
インタフェースモニタを設置できる熟練者が必要であ
る。
【０００６】有効な結果を得るためには、このようなチ
ャネルインタフェースモニタ装置は、ユーザ制御される
構成および時間スタンピングモニタ事象に対するユーザ
制御タイムベースを有するべきである。更に、サービス
要員がインタフェースに対するチャネルインタフェース
モニタの物理的接続を形成し、遮断する時間を費す必要
性を回避するためにチャネルインタフェースの一部とし
て実施されるチャネルインタフェースモニタが望まれて
いる。チャネルインタフェースモニタをチャネルアダプ
タまたはチャネルインタフェースに取り込むことにより
上記のような問題点は好適に回避されることになる。
【０００７】
【発明が解決しようとする課題】従って、本発明は、Ｏ
ＥＭＩチャネルに関わるチャネルアダプタインタフェー
スに対する構成自在なチャネルインタフェースモニタを
提供することを目的とする。
【０００８】本発明は更に、チャネルインタフェースと
ＯＥＭＩデータチャネルの間に生じるチャネル事象の格
納およびタイムスタンピングを許容するユーザ制御式チ
ャネルモニタを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の上記目的および
その他の目的は、単一チップチャネルインタフェースの
一部として埋設されるチャネルインタフェースモニタに
より実現される。このモニタは接続された制御マイクロ
プロセッサにより構成自在になされる。マイクロプロセ
ッサは、メモリマップドＩ／Ｏポートを通して、どの事
象がモニタされるべきかを識別するデータによりチャネ
ルインタフェースモニタを構成する。これらのチャネル
事象が検出され、さらにモニタ用に選択された事象の各
々を格納するトレースメモリが設けられる。このトレー
スメモリはＭＭＩＯポートを通してアクセスされ、分析
される。
【００１０】本発明を実施する際には、ＭＭＩＯポート
を介してデータがロードされる複数の構成レジスタが設
けられる。これらの構成レジスタは、トレースメモリに
書き込まれるべき事象の識別に用いられ、またモニタ動
作に関わるタイマをトリガする事象を識別するために用
いられ、更に第２チャネルアダプタに対して第１チャネ
ルアダプタに関するある事象の発生の識別のために用い
られる。
【００１１】好適な実施例によれば、入って来るＯＥＭ
Ｉチャネルのデータバスはそのチャネルに関わるＯＥＭ
Ｉタグと共にモニタされる。これらの事象は、それらが
生じた時点を識別するタイムスタンプと共にトレースメ
モリに書き込まれる。トレースメモリがモニタ事象をロ
ードされると、監視マイクロプロセッサはトレースメモ
リをアドレスしてロードデータを検索して分析に供す
る。マイクロプロセッサはＬＡＮインタフェースが設け
られ、これによりデータがサポートプロセッサにダウン
ロードされ、都合の良いフォーマットでデバッグ分析に
供される。
【００１２】
【実施例】図１はＯＥＭＩデータチャネル８および９に
対する接続のための１対のチャネルアダプタを示すブロ
ック図である。チャネルアダプタ４，５は構造が同じで
あり、ＯＥＭＩチャネルインタフェース１４を備えてお
り、このＯＥＭＩチャネルインタフェース１４は、デー
タバス１０を通してチャネル８およびチャネル９と共に
セッションを確立するのに必要なプロトコル信号を与え
る。図１に示したチャネルアダプタ４，５においては，
データバス１０は時分割多重化に基づいて割り当てら
れ、チャネル８および９の間にデータ路を与えるものと
される。データバス１０により代表されるデータ路がチ
ャネル８と９の間で接続される間に、各チャネルアダプ
タ４，５の各々における装置インタフェース１３はデー
タバス１０により接続された１対の装置として与えられ
る。チャネル８および９を接続するために割り当てられ
た時間増分のための装置対はＯＥＭＩチャネルインタフ
ェース１４の各々と通信を確立する。
【００１３】チャネルアダプタ４，５の各々にはメモリ
マップ入出力ポート１１が関係して設けられる。このメ
モリマップ入出力ポートは監視マイクロプロセッサ２０
に接続される。また、モニタが望まれる多くの事象を格
納することができるメモリであるトレースアレイ１６が
設けられる。このトレースメモリ１６は、ＭＭＩＯポー
ト１１を介してプログラムされる複数のレジスタ１２に
より制御される。
【００１４】マイクロプロセッサ２０は、ＯＥＭＩチャ
ネルインタフェース１４上のどの事象がトレースメモリ
１６に記録され、格納されるべきかを選択することがで
きる。これらの事象と共に、メモリ１６に格納された事
象の各々をタイムスタンプできるタイマ１５が設けられ
る。構成レジスタ１２に関係してトリガレジスタが設け
られて、第１チャネルアダプタである事象が検出されて
いることを示す信号を他のチャネルアダプタに与える。
これにより、第２チャネルアダプタは第１アダプタによ
り示される基準同期時間に対するタイミング事象を開始
する。
【００１５】マイクロプロセッサ２０は、ＬＡＮ２１を
介して、サポートプロセッサ２２からのコマンドがある
と、トレースメモリアレイ１６の内容を読み出す。トレ
ースメモリアレイに関わるアドレスレジスタ１９はＭＭ
ＩＯポートを介してアドレスしてもよく、各々のアドレ
ス位置に対するトレースメモリアレイの内容は出力レジ
スタ１７に供給される。次に、出力レジスタ１７はＭＭ
ＩＯポートに接続され、メモリ内容をＭＭＩＯバス１８
を通してマイクロプロセッサ２０に転送する機能を与え
る。
【００１６】次に、得られたデータはＬＡＮ２１を介し
てサポートプロセッサ２２に転送される。サポートプロ
セッサ２２内のソフトウェアはトレースデータを好適に
フォーマットすると共にディスプレイし分析に供する。
【００１７】図２は、チャネルモニタ装置を形成するた
めに使用されるハードウェアの詳細を示すブロック図で
ある。ＯＥＭＩチャネルインタフェース１４は、ＯＥＭ
Ｉバスデータ、チャネルタグおよびＯＥＭＩステート表
示を接続されたインタフェースに与えるＯＥＭＩ成端装
置に共通する回路を代表する。ＯＥＭＩチャネルタグお
よびその各種ステートは「ＩＢＭ／３６０ ａｎｄ ｓ
ｙｓｔｅｍ／３７０Ｉ／Ｏ Ｉｎｔｅｒｆａｃｅ Ｃｈ
ａｎｎｅｌ ｔｏ ＣｏｎｔｒｏｌＵｎｉｔ Ｏｒｉｇ
ｉｎａｌ Ｅｑｕｉｐｍｅｎｔ Ｍａｎｕｆａｃｔｕｒ
ｅｒｓ’Ｉｎｆｏｒｍａｔｉｏｎ」などの多くの文書に
特に示してある。これらの文書にはＯＥＭＩチャネルと
ＯＥＭＩチャネルインタフェースの間でセッションを確
立するために必要な全ての情報が記載してある。
【００１８】本発明の好適な実施例によれば、特定の識
別された条件の組が論理回路２４に存在するものとして
検出されると、各種のチャネルタグおよびバスデータ並
びにＯＥＭＩステートトレースアレイ１６に格納され
る。トレースアレイ１６に格納されるべき事象として検
出される条件は書込みレジスタ３０で識別される。この
書込みレジスタ３０はＯＥＭＩチャネルインタフェース
に存在する条件と比較され、そして事象が生じたときは
トレースアレイ１６にＷＲＩＴＥコマンドが発生され
る。更に、トレースアレイ１６の入力レジスタ２３に入
力信号を与えるタイマ１５が示してある。このようにし
て、入力レジスタ２３からトレースアレイ１６に書き込
まれた各々のデータエントリには記録されたデータの分
析に有用なタイムスタンプが含まれる。アドレスレジス
タ１９およびアドレス発生器２６は各々のＷＲＩＴＥコ
マンドで増分され、これによりデータエントリがトレー
スアレイ１６に格納されるとトレースアレイ１６に新し
いアドレスを提供する。
【００１９】モニタ機能を通しての制御は制御レジスタ
２９により実現される。即ち、制御レジスタ２９は監視
マイクロプロセッサ２０の制御下でＭＭＩＯインタフェ
ース１１からデータをロードされる。制御レジスタデー
タの初めの７ビットはタイマ１５に対する分解能を識別
する。トレースタイマ１５は６ビットタイマであり、オ
−バフロービットを有する。このタイマ１５情報は、Ｗ
ＲＩＴＥコマンドがトレースアレイ１６により受信され
る毎に、すでに示したようにアレイに入力される。タイ
マ１５に関わるカウント分割データの値はトレースタイ
マの分解能を定める。この分解能は２５６増分で変化さ
れ、最大分解能はチャネルアダプタ論理に対する単一ク
ロックサイクルタイムである。
【００２０】トリガレジスタ３１は制御レジスタ２９の
２つの他のビット位置により制御される。これらのビッ
トが設定されると、ＯＥＭＩチャネルインタフェース１
４から生成された特定のチャネルタグデータを検出する
際にタイマ１５に対するタイミングインタバルの開始を
識別する。これらのビットの１つは、設定されると、ト
リガレジスタ３１が他のチャネルインタフェースに対し
てリモートトリガが信号を発生してそのタイマ１５をイ
ネーブルすることをもたらす。トリガレジスタ３１によ
り受信された第２ビットは、１に設定されると、マイク
ロプロセッサ２０からトリガレジスタ３１に設定された
全てのビットとＯＥＭＩチャネルインタフェース１４か
らやって来る全てのＯＥＭＩタグの間に一致が存在する
ときは常にトリガ条件を発生する。０に設定されると、
トリガレジスタ３１に設定されたビットのいずれかとチ
ャネルインタフェース１４のＯＥＭＩタグの間に一致が
存在するときは常にトリガ条件が存在する。
【００２１】制御レジスタ２９からのビットは書込みレ
ジスタ３０に印加される。このビットが設定されると、
マイクロプロセッサ２０から設定された全ての書込みレ
ジスタ３０ビットとＯＥＭＩチャネルインタフェースチ
ャネルタグの間に一致がある毎にトレースアレイ１６に
対して生成されたＷＲＩＴＥコマンドが存在する。この
１ビットに対して０が設定されると、チャネルタグビッ
トのいずれかと書込みレジスタ３０の内容の間に一致が
あるときは常に書込み条件が存在する。
【００２２】停止レジスタ３２は制御レジスタから４ビ
ットを受信する。これらのビットの最初のものは、トレ
ースアドレスが０にラップバックして直ちに設定された
ときは全てのトレース動作を停止させる。これは、トレ
ースアレイ１６が一杯であることを示すアドレスレジス
タ１９のアドレスである。
【００２３】このビットが０に設定されると、マイクロ
プロセッサがそれをディスエーブルするまでまたは停止
レジスタ３２から決定されるように他の停止条件の１つ
が満足されるまでトレース動作は継続する。
【００２４】停止レジスタ３２に対する第２ビット制御
ラインは、設定されると、チャネルアダプタにエラーが
検出されたときはチャネルアダプタに対する全てのトレ
ース動作を停止させる。これは図２には示してない他の
データへのアクセスを要求するが、停止レジスタビット
位置と比較してエラー発生条件から停止条件を決定する
ために使用可能である。０に設定されたときは、停止レ
ジスタ３２の１つ以上の他のビットが停止条件を識別す
るまでエラー条件に直面している場合でもトレース動作
は継続する。
【００２５】制御レジスタの第３ビットは停止レジスタ
に制御ビットを与え、これは、１に設定され、ＭＭＩＯ
バスからダウンロードされた停止レジスタ３２で識別さ
れた事象が論理回路２４により検出されているときはト
レース動作活性の停止をもたらす。ビットが０に設定さ
れたときは、マイクロプロセッサ２０がディスエーブル
コマンドをチャネルアダプタに送出するまでトレース動
作は継続する。
【００２６】制御レジスタからの第４ビットは、１に設
定され、インタフェース上の全てのＯＥＭＩタグとマイ
クロプロセッサ２０から停止レジスタ３２に設定された
全てのタグデータの間に一致が存在するときは、停止条
件を発生する。０に設定されたときは、チャネルタグビ
ットのいずれかと停止レジスタ３２に設定された事象ビ
ットの間に部分的一致が存在するときは常に停止条件が
発生される。
【００２７】書込みレジスタ３０に対する残るビット位
置は、書込み条件が検出される毎に、トレースアレイ１
６がチャネルタグおよびバスデータを書き込まれるＯＥ
ＭＩタグ条件を代表する事象を定める。上記のように、
書込みレジスタ３０は制御レジスタ２９からの１ビット
と共に動作する。論理回路２４が書込みレジスタ３０に
設定されたチャネルタグ条件を検出すると、ＷＲＩＴＥ
コマンドがアドレス発生器２６および入力データレジス
タ２３に供給される。本発明の好適な実施例において
は、トレースアレイ１６は、事象が検出される毎に、チ
ャネルタグ、チャネルバスデータ、およびタイマ１５か
らのタイムスタンプを連続して書き込まれる。タイマ１
５は、トリガレジスタ３１がタイミングインタバルが始
まろうとしていることを示した時点で動作を開始する。
【００２８】トレースレジスタ３１は、タイマ１５がカ
ウントインタバルを開始することをイネーブルすると共
に制御レジスタ２９から受信された制御ビットに依存し
て、異なるチャネルアダプタで実行されるトレース機能
の間でタイミングを同期づけるタイミング事象を他のチ
ャネルアダプタが開始することをイネーブルする事象検
出を与える。
【００２９】トレース停止レジスタ３２は、論理回路２
４で停止条件が検出されたとき、トレースアレイ１６ア
ドレスレジスタ１９を停止させるトレース条件を与え
る。論理回路２４はレジスタ３２のマイクロプロセッサ
供給停止事象をＯＥＭＩチャネルインタフェースからの
チャネルタグデータと比較してトレースアレイ機能の停
止を行う。
【００３０】アドレスレジスタ１９は論理回路２４によ
り送出されるＷＲＩＴＥコマンドの間にアドレス発生器
２６からアドレスを受信する。アレイアドレスは毎トレ
ースエントリ後、次のアドレスに自動的に増分される。
アドレスが最大（好適な実施例では６３）のとき、この
最大アドレスに入力されたデータに従って、トレースア
ドレスレジスタ１９には、アドレスが０にラップバック
していることを示すラップビットが設定される。このア
ドレスは、保守アダプタ３３がトレースイネーブル信号
を非活性化するとき０に再設定可能である。
【００３１】トレースアレイタイマ１５はオ−バフロー
ビットを有する６ビットカウンタである。タイムベース
は制御レジスタ２９から受信されたデータに従って可変
になされる．タイマ１５は、アドレスレジスタ１９の内
容の変化により識別されると、アレイに入力される事象
が存在する毎に再設定される。
【００３２】図３は、トレースアレイ１６の各々のアド
レスに記入されたデータのフォーマットを示す図であ
る。トレースアレイ１６は、ＯＥＭＩインタフェースの
動作に関わるデータを格納する６４×３２ビット論理ア
レイとして構成される。トレースアレイは次の情報を収
容している。図３に示したように、第１ビットはデータ
の方向をＯＥＭＩインタフェースを通してインバウンド
かアウトバウンドされるものとして識別する。
【００３３】ＯＥＭＩプロトコルの一部として与えられ
る残りのタグが示され、それらの多くはＩＢＭ／３６０
／３７０ Ｉ／Ｏインタフェース装置に関わる前記文書
に示されている。ＯＥＭＩチャネル活性に関わるステー
トカウンタもチャネルモニタの間に問題となるデータの
一部としてビットを格納している。８チャネルデータバ
スビットもトレースアレイ１６に含まれている。このチ
ャネルデータに対するデータパリティも与えられ、トレ
ースアレイ１６に格納される。トレース事象間のタイム
インタバルを表わす５ビットカウンタからなるタイマ１
５により与えられるタイムスタンプ信号が、トレースア
レイ１６の残る６ビット中の、もし存在するなら、オ−
バフローービットと共に格納される。
【００３４】このようにして、トレースインタバルを通
して進んだ後、ＯＥＭＩチャネルインタフェースに生じ
た正確な条件およびこれらの条件が生じたそれぞれの時
間を示すデータが分析のために得られる。
【００３５】また、装置インタフェース１３からの符号
化ステートビットも示されている。装置インタフェース
１３は実質的には２つのチャネルアダプタ間の接続を代
表する装置をシミュレートしたものである。装置インタ
フェース１３は、検出されたＯＥＭＩチャネルインタフ
ェース情報と共に、トレースアレイ１６にも記録される
そのプロトコル動作の一部としての装置ステートを発生
する。このようにして、ＯＥＭＩチャネルインタフェー
ス情報がトレースされると共に装置インタフェース１３
に関する付加情報もモニタされ分析される。
【００３６】ここで、チャネルアダプタの性能をモニタ
する上記構成につき通常のモニタシナリオにより説明す
る。先ず、サポートプロセッサ２２は書込み，トリガ，
および停止レジスタ３０，３１，および３２に対する事
象の各々を識別する。制御レジスタ２９についてすでに
示したように、制御レジスタ２９のあるデータビットは
書込み，トリガ，および停止動作を行う。これらのレジ
スタに必要なデータはＬＡＮ２１を通してマイクロプロ
セッサ２０にダウンロードされる。次に、マイクロプロ
セッサ２０は、ＭＭＩＯポートを用いてレジスタ２９〜
３２の各々をアドレスして所定チャネル事象のトレース
を構成する。これは、チャネルモニタレジスタ２９〜３
２を構成するＭＭＩＯバス１８上で得られるアイドルタ
イムを用いて、チャネルアダプタがなお使用されている
ときになされる。
【００３７】保守アダプタ３３はマイクロプロセッサ２
０からのＭＭＩＯ ＷＲＩＴＥコマンドを復号して論理
回路２４、アドレスレジスタ１９、およびトリガレジス
タ３１をイネーブルする。次に、トリガレジスタ３１は
トレース事象がモニタされるべき時点を確立する。トリ
ガレジスタ３１規準を条件が満足する第１表示におい
て、タイマ１５はモニタインタバルのタイミングの開始
をイネーブルする。ＯＥＭＩチャネルインタフェースの
論理回路２４により検出された引き続く事象は、トレー
スアレイ１６への記録のためにどの事象が生じているか
を決定する。このようにして、停止レジスタ３２または
マイクロプロセッサが無効にするコマンドによりトレー
ス機能を停止させるまで、トレースアレイ１６は図３に
従ってデータをコンパイル分析に供する。
【００３８】トレース動作の終了時には、アドレス発生
器のラップアランドが発生するとき、またはそのような
時間の前に、ＭＭＩＯバス１８を通してマイクロプロセ
ッサ２０に、トレースアレイ１６が一杯であることを示
す割込みが逆送される。この時点で、マイクロプロセッ
サはＭＭＩＯバス１５を介してトレースアドレスレジス
タ１９をアドレスし、更にその内容を出力レジスタ１７
を通して読み出す。出力レジスタ１７はマイクロプロセ
ッサ２０に３２箇所のメモリ位置の格納データを逐次供
給する。システムサポートプロセッサ２２からのソフト
ウェアコマンドを用いて、これらのデータエントリはサ
ポートプロセッサ２２にダウンロードされる。サポート
プロセッサ２２の従来のデータ処理ルーチンにより、デ
ータはサポートプロセッサ２２モニタ上に可視表示でき
るようにフォーマットされる。
【００３９】完了したトレースデータの組がチャネルア
ダプタチャネルモニタからサポートプロセッサ２２に与
えられる。他のチャネルアダプタがイネーブルされ、そ
のタイマ１５に供給されるリモートトリガによりそのＯ
ＥＭＩチャネルインタフェースを介してトラヒックを更
にモニタするときは、このデータは同様に、アドレスバ
ス１５を通してのＭＭＩＯアドレスを用いて、マイクロ
プロセッサ２０にコンパイルされる。
【００４０】このようにして、一実施例に関して、チャ
ネルアダプタの一部として実施できると共にＯＥＭＩチ
ャネルインタフェースを通して生じる各種事象をモニタ
することができるチャネルインタフェースモニタが示さ
れた。当業者には添付したクレームにより示された更に
他の実施例が可能である。
【００４１】
【発明の効果】本発明によれば、ＯＥＭＩチャネルに関
わるチャネルアダプタインタフェース上に構成自在なチ
ャネルインタフェースモニタが得られると共に、チャネ
ルインタフェースとＯＥＭＩデータチャネルの間で生じ
るチャネル事象の格納とタイムスタンプを与えるユーザ
制御チャネルモニタが得られる効果がある。
【図面の簡単な説明】
【図１】第１および第２チャネルアダプタに埋設された
チャネルインタフェースモニタを示すブロック図であ
る。
【図２】本発明の好適な実施例によるチャネルモニタ装
置を詳細に示すブロック図である。
【図３】トレースアレイの物理的データレイアウトを示
す説明図である。
【符号の説明】
４，５ チャネルアダプタ ８，９ ＯＥＭＩデータチャネル １０ データバス １１ ＭＭＩＯポート １２ 構成レジスタ １４ ＯＥＭＩチャネルインタフェース １５ トレースタイマ １６ メモリ １７ 出力レジスタ １９ アドレスレジスタ ２０ マイクロプロセッサ ２１ ＬＡＮ ２２ サポートプロセッサ ２３ 入力レジスタ ２４ 論理回路 ２９ 制御レジスタ ３０ 書込みレジスタ ３１ トリガレジスタ ３２ 停止レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヒユー・カーテイス・ホランド アメリカ合衆国 ペンシルバニア州 ブラ ツクニー ロード １ ボツクス 329エ ー (72)発明者 ロバート・ジヨン・カマラー アメリカ合衆国 ニユーヨーク州 エンデ イコツト タフト アベニユー 317 (72)発明者 レイノルド・ガルシア・バルデス アメリカ合衆国 ニユーヨーク州 エンデ イコツト アダムス アベニユー 310

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】ＯＥＭＩデータチャネルに供するチャネル
    インタフェース上でのデータ事象を記録する装置であっ
    て、 記録するデータバス事象を識別するコマンドを受信する
    ように接続された制御レジスタと、 書込みシーケンスを識別するＯＥＭＩタグビットに対応
    する１組のビットを受信するように接続されると共に前
    記制御レジスタに接続されて更に、前記タグビットの他
    の選択を識別する書込みレジスタと、 この書込みレジスタの制御下でＯＥＭＩチャネル事象を
    格納するトレースメモリとを備えるデータ事象記録装
    置。
  2. 【請求項２】前記トレースメモリに書き込まれた事象間
    の各々のインタバルのタイミングをとるタイマであっ
    て、前記トレースメモリに接続されて前回の事象からの
    経過時間を各々の事象と共に記録するタイマを更に備え
    る請求項１記載のデータ事象記録装置。
  3. 【請求項３】前記タイマはその分解能を識別するコマン
    ドを受けるように接続される請求項２記載のデータ事象
    記録装置。
  4. 【請求項４】ＯＥＭＩ事象を識別するコマンドを受ける
    ように接続されると共に第２チャネルに関わる第２トレ
    ースメモリに対するＷＲＩＴＥコマンドを開始させるト
    リガレジスタを更に備える請求項１記載のデータ事象記
    録装置。
  5. 【請求項５】前記制御レジスタは前記ＯＥＭＩ事象の他
    の選択を識別する前記トリガレジスタに接続される請求
    項４記載のデータ事象記録装置。
  6. 【請求項６】中央マイクロプロセッサに接続されたバス
    を通して受信されたコマンドに応じて前記トレースメモ
    リをアドレス指定する手段と、 前記トレースメモリの内容を前記バスを通して前記マイ
    クロプロセッサに転送し、これにより前記ＯＥＭＩ事象
    が分析に使用される手段とを更に備える請求項１記載の
    データ事象記録装置。
  7. 【請求項７】多重チャネルインタフェースのチャネルア
    ダプタに対するＯＥＭＩチャネル活性をモニタする装置
    であって、 モニタのためのチャネル事象のサブセットの識別を含む
    前記チャネル活性のモニタ動作を制御するコマンドを格
    納する制御レジスタと、 この制御レジスタの制御下でチャネル事象を識別して記
    録する書込みレジスタであって、前記ＯＥＭＩチャネル
    タグが前記書込みレジスタの内容と一致したときＷＲＩ
    ＴＥコマンドを発生する書込みレジスタと、 ＷＲＩＴＥコマンドの発生の間のタイムインタバルを識
    別するプログラマブルトレースタイマと、 前記制御レジスタと前記書込みレジスタに接続されたバ
    スと、 このバスを通して前記レジスタにコマンドを供給するサ
    ポートプロセッサと、 前記書込みレジスタの制御下で前記事象を記録するトレ
    ースメモリであって前回の格納された事象から経過した
    時間を各々の事象と共に格納するトレースメモリとを備
    えたＯＥＭＩチャネル活性のモニタ装置。
  8. 【請求項８】前記トレースメモリと前記バスに接続さ
    れ、前記マイクロプロセッサが前記トレースメモリの内
    容をアドレスすることを許容するアドレス手段と、 前記マイクロプロセッサに前記メモリ内容を転送し、前
    記チャネル性能が分析されることを許容するデータ転送
    手段とを更に備える請求項７記載のＯＥＭＩチャネル活
    性のモニタ装置。
  9. 【請求項９】前記書込みレジスタは、前記制御レジスタ
    のステートに依存して、前記ＯＥＭＩタグの全てが前記
    書込みレジスタの内容と同じのとき、または前記ＯＥＭ
    Ｉタグのいずれかが前記レジスタ内容と同じときＷＲＩ
    ＴＥコマンドを発生する請求項７記載のＯＥＭＩチャネ
    ル活性のモニタ装置。
  10. 【請求項１０】前記トレースメモリが一杯のとき前記マ
    イクロプロセッサに対して割込みを発生する手段を更に
    備える請求項７記載のＯＥＭＩチャネル活性のモニタ装
    置。
  11. 【請求項１１】前記バスに接続されてＯＥＭＩ事象を識
    別するコマンドを受けるトリガレジスタと、 前記事象が検出されていることを他のチャネルアダプタ
    にシグナルする手段とを更に備える請求項７記載のＯＥ
    ＭＩチャネル活性のモニタ装置。
  12. 【請求項１２】各々のＷＲＩＴＥコマンドに応じて前記
    トレースメモリを増分的にアドレス指定するアドレス発
    生器を更に備え、前記ＷＲＩＴＥコマンドは記憶場所の
    各々の格納内容に従って前記トレースタイマにリセット
    信号を与える請求項７記載のＯＥＭＩチャネル活性のモ
    ニタ装置。
JP3159528A 1990-08-31 1991-06-04 データ事象記録装置およびｏｅｍｉチャネル活動モニタ装置 Expired - Lifetime JPH0775013B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US575576 1990-08-31
US07/575,576 US5297277A (en) 1990-08-31 1990-08-31 Apparatus for monitoring data transfers of an oemi channel interface

Publications (2)

Publication Number Publication Date
JPH0561822A true JPH0561822A (ja) 1993-03-12
JPH0775013B2 JPH0775013B2 (ja) 1995-08-09

Family

ID=24300867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3159528A Expired - Lifetime JPH0775013B2 (ja) 1990-08-31 1991-06-04 データ事象記録装置およびｏｅｍｉチャネル活動モニタ装置

Country Status (3)

Country Link
US (1) US5297277A (ja)
EP (1) EP0476250A1 (ja)
JP (1) JPH0775013B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0470803B1 (en) * 1990-08-06 1997-06-18 Texas Instruments Incorporated Event qualified test architecture
JP2833387B2 (ja) * 1992-11-30 1998-12-09 日本電気株式会社 交換機バスモニタ回路
US5642478A (en) * 1994-12-29 1997-06-24 International Business Machines Corporation Distributed trace data acquisition system
US5701409A (en) * 1995-02-22 1997-12-23 Adaptec, Inc. Error generation circuit for testing a digital bus
US5734876A (en) * 1995-06-07 1998-03-31 National Instruments Corporation Analyzer for capturing elapsed time values if predetermined conditions have occurred or capturing maximum time value upon counter rollover if predetermined conditions have not occurred
US5867648A (en) * 1996-10-09 1999-02-02 General Signal Corporation High speed heterogeneous coupling of computer systems using channel-to-channel protocol
US6108713A (en) 1997-02-11 2000-08-22 Xaqti Corporation Media access control architectures and network management systems
US6076115A (en) * 1997-02-11 2000-06-13 Xaqti Corporation Media access control receiver and network management system
US6085248A (en) * 1997-02-11 2000-07-04 Xaqtu Corporation Media access control transmitter and parallel network management system
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6457144B1 (en) * 1998-12-08 2002-09-24 International Business Machines Corporation System and method for collecting trace data in main storage
US7058862B2 (en) * 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6963940B1 (en) * 2000-03-30 2005-11-08 International Business Machines Corporation Measuring utilization of individual components of channels
US7302616B2 (en) * 2003-04-03 2007-11-27 International Business Machines Corporation Method and apparatus for performing bus tracing with scalable bandwidth in a data processing system having a distributed memory
US7213169B2 (en) * 2003-04-03 2007-05-01 International Business Machines Corporation Method and apparatus for performing imprecise bus tracing in a data processing system having a distributed memory
US20050091554A1 (en) * 2003-08-07 2005-04-28 Dmitrii Loukianov Event time-stamping
US20070220361A1 (en) * 2006-02-03 2007-09-20 International Business Machines Corporation Method and apparatus for guaranteeing memory bandwidth for trace data
US7653848B2 (en) * 2006-07-14 2010-01-26 International Business Machines Corporation Selectively engaging optional data reduction mechanisms for capturing trace data
US20080016408A1 (en) * 2006-07-14 2008-01-17 Abernathy Christopher M System and Method for Streaming High Frequency Trace Data Off-Chip
US8356122B2 (en) 2010-01-08 2013-01-15 International Business Machines Corporation Distributed trace using central performance counter memory
US8595389B2 (en) * 2010-01-08 2013-11-26 International Business Machines Corporation Distributed performance counters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61235956A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd 事象記録方式
JPS62232055A (ja) * 1986-04-02 1987-10-12 Hitachi Ltd イベントトレ−スデ−タ作成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213178A (en) * 1978-10-23 1980-07-15 International Business Machines Corporation Input/output command timing mechanism
US4477873A (en) * 1982-04-29 1984-10-16 International Telephone & Telegraph Corporation Channel monitor for connection to channel lines
JPS59216256A (ja) * 1983-05-24 1984-12-06 Iwatsu Electric Co Ltd マイクロプロセツサの動作解析装置
SE445861B (sv) * 1984-12-12 1986-07-21 Ellemtel Utvecklings Ab Prioritetsfordelningsanordning for datorer
JPS6281835A (ja) * 1985-10-04 1987-04-15 Ando Electric Co Ltd デ−タ監視装置
JPS62112457A (ja) * 1985-11-11 1987-05-23 Nec Corp トラヒツクデ−タ収集方式
US4720782A (en) * 1986-01-13 1988-01-19 Digital Equipment Corporation Console unit for clustered digital data processing system
US4751670A (en) * 1986-03-31 1988-06-14 Honeywell Inc. High integrity digital processor architecture
US4731768A (en) * 1986-09-15 1988-03-15 Tektronix Autoranging time stamp circuit
JP2678283B2 (ja) * 1988-03-15 1997-11-17 株式会社日立製作所 データ通信制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61235956A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd 事象記録方式
JPS62232055A (ja) * 1986-04-02 1987-10-12 Hitachi Ltd イベントトレ−スデ−タ作成方法

Also Published As

Publication number Publication date
US5297277A (en) 1994-03-22
JPH0775013B2 (ja) 1995-08-09
EP0476250A1 (en) 1992-03-25

Similar Documents

Publication Publication Date Title
JPH0561822A (ja) データ事象記録装置およびｏｅｍｉチヤネル活性のモニタ 装置
EP0130469B1 (en) Internally distributed monitoring system
US6233635B1 (en) Diagnostic/control system using a multi-level I2C bus
KR100352039B1 (ko) 버스로부터수집된데이터에대해패리티를발생시키는플라이바이xor
US4367525A (en) CPU Channel monitoring system
US4167041A (en) Status reporting
KR960002025A (ko) 영상 신호 재생 장치
GB2073459A (en) Information storing method by use of past record
US3911402A (en) Diagnostic circuit for data processing system
JPS58502027A (ja) 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置
US3646519A (en) Method and apparatus for testing logic functions in a multiline data communication system
US4855900A (en) System for transferring data to a mainframe computer
CA1235232A (en) Anti-mutilation circuit for protecting dynamic memory
JPH0750452B2 (ja) バストレース機構
JPS61235956A (ja) 事象記録方式
SU1312591A1 (ru) Устройство дл сопр жени ЭВМ с внешним устройством
JPH0143336B2 (ja)
SU1249526A1 (ru) Графический дисплей с контролем
JP3220060B2 (ja) メモリの試験方式
JPH04359326A (ja) 履歴情報記録方式
JPS6386053A (ja) 情報処理装置
JPH0563805A (ja) タイムスロツト入替機能診断回路
JPH08202650A (ja) Ｄｍａ転送制御装置
JPS6218943B2 (ja)
JPH0324640A (ja) 情報処理装置のデバッグ方式