SE445861B - Prioritetsfordelningsanordning for datorer - Google Patents

Description

10 15 20 25 30 8406312-2 FIGURBESKRIVING Uppfinningen förklaras härnedan med hjälp av ett utföringsexempel under hänvisning till bifogad ritning, pa vilken figur 1 är ett blockschema över ett processorsystem med över en gemensam buss arbetande processorer, figur 2 är ett blockschema över en prioritetsfördelningsanordning enligt uppfinningen och figur 3 är ett tidsdiagram över tilldelningen av bussen när den högprioriterade processorn inte är i omedelbart behov av bussen. uTFöRINGsr-'ORM Enligt figur 1 är en processor 1 med hög prioritet över en bussledning 2 sammenkopplad med ett antal làgprioriterade processorer 3a-3h sammanlagt åtta. Till bussen är anslutet ett minne 4 till vilket prooessorerna har tillgång över bussen. Problemet som uppstår vid detta samarbete är att man alltid maste tillförsäkra access för den högprioriterade processorn samtidigt som de lagprioriterade processorerna delar den återstående accesstiden. Detta löses enligt uppfinningen med prioritetsfördelnigsanordningen som betecknas med 5.

Anordningen är antydd som en separat enhet men den kan vara uppdelad pa sådant sätt att vissa delar befinner sig i processorerna. Signalerna med vilka dessa enheter kommunicerar med varandra kommer att förklaras närmare i samband med figur 2. Deras benämningar är följande: BMA = bus master address. Väljer en av de 8 lâgprioriterade processorerna.

EBG = external bus grant. Beviljar access för nagon av de lagprioriterade enheterna.

MBG = intensive processor bus grant. Beviljar access för den högpriorterade processorn.

RGB = request bus. Begäran om bussen från de làgprioriterade enheterna.

REB = reserv bus. Begäran om bussen från den högprioriterade processorn.

BOC = bus occupied. Bussen är upptagen, arbete pågår.

Figur 2 visar prioritetsfördelningsanordningen i form av ett blockschema. Den inbördes fördelningen av bussen mellan lâgprioriterade processorer sker med hjälp av en logik som består av ett PROM-minne 10 och ett register ll. Varje lågprioriterad processor 3a-3h enligt exemplet sammanlagt åtta sänder en signal RGB med begäran om access till PROM minnet 10 som innehåller en 10 15 20 25 30 35 8406312-2 tabell. I tabellen anges adressen till den av de lagprioriterade processorerna som närmast skall aktiveras. Adressen utpekas genom en signal BMA som över en treledarledning möjliggör adressering av atta olika enheter. Den utmatade adressen registreras i registret ll och utpekar i minnet en ny adress som skall utnyttjas när nästa lagprioriterade processor sänder en RGB signal. Av de lagprioriterade enheterna är endast enheten 3h antydd i detalj. Med 6 betecknas en väntevippa vars utgang aktiveras när bussaccess önskas enligt programmet och med 7 betecknas en accessvippa, som aktiveras när processorn har erhallit access och halls aktiverad sa länge denna processor utnyttjar bussen. Under denna tid avger vippan signalen BOC som anger, att bussen är upptagen av processorn. Aktiveringen av vippen 7 sker därigenom, att en jämförare 8 fastställer att den fran registret ll sända adressen BMA överensstämmer med processorns egen adress och aktiverar en ingang hos en OCH-krets 9 som över en annan ingang erhåller en EBG signal som anger att bussen är tillgänglig för de lagprioriterade processorerna. En sadan anordning är tidigare känd. Önskar man nu uppdela accessen mellan de lagprioriterade processorerna mh den högprioriterade processorn pa sadant sätt/att de lagprioriterade enheterna skall ha tillgång till bussen under en tid som star i en viss proportion till tiden under vilken den högprioriterade processorn använder bussen, samtidigt som den högprioriterade processorn har omedelbar tillgång till bussen när som helst, är en anordning enligt uppfinningen nödvändig. Anordningen omfattar en första logikkrets 20 som styr tilldelningen av bussen alternativt till den högprioritera- de enheten eller en lagprioriterad enhet och en andra logikkrets 40 vars utgangssignal anger att den högprioriterade enheten är i omedelbart behov av bussen eller att den tillfälligt kan överlåta bussen till en lagprioriterad enhet.

Enligt utföringsexemplet är den första logikkretsen 20 anordnad utanför proces- sorerna medan den andra logikkretsen 40 ligger i den högprioriterade proces- sorn. Det är emellertid utan betydelse ur uppfinningens synpunkt var logikkret- sarna ligger.

Den första logikkretsen 20 har tre ingångar, en första där en signal RGB uppträder när nagon av de lagprioriterade enheterna behöver bussen, en andra ingang där en signal REB uppträder när den högprioriterade enheten behöver bussen och en tredje ingang där en signal BOC uppträder som anger att bussen är upptagen av nagon av enheterna. Signalerna pa den första och den andra ingången ledes till en OCH-krets 21 som avger en utgangssignal endast om den 10 15 20 25 30 35 8406312-2 4 högprioriterade enheten inte begär tillgång, i motsatt fall är den spärrad. Denna signal matas till en ingång hos en OCH-krets 22 vars negerande ingång erhåller signalen BOC. När således signalen BOC upphör i samband med att bussen blir ledig och signalen REB inte uppträder då den högprioriterade enheten inte är i omedelbart behov av bussen, utsänds en EBG signal för att möjliggöra access för någon av de lågprioriterade enheterna. En ytterligare OCH-krets 23 är anordnad som erhåller OCH-kretsens 21 utgångssignal å ena sidan och BOC- signalen å andra sidan. Upphör båda dessa signaler alstras signalen MBG som tilldelar bussen till den högprioriterade enheten och den matas till den andra logikkretsen 40.

Med 30 betecknas en programväljare som i beroende av det pågående program- met åstadkommer en av två alternativa signaler. Den första typen av signal från prograrnväljaren innebär att omedelbar bussaccess önskas av den högpriori- terade enheten, den andra signalen innebär att omedelbar access önskas men att även lågprioriterade enheter tillåts att utnyttja bussen. Med 41 betecknas en väntevippa, vars utgång aktiveras omdelbart när den första typen av signal matas till dess aktiveringsingång S. Utgångssignalen spärrar kretsen 21, så att bussaccess från de lågprioriterade enheterna hindras och när beläggningssignal BOC upphör tilldelas bussen åter till den högprioriterade enheten genom signalen MBG. Denna matas till den ena ingången av en OCH-krets 39, vars andra ingång över en ELLER-krets 38 erhåller programväljarens signal. OCH- kretsens 39 utgångssignal aktiverar en accessvippa 42, som över sin utgång matar en BOC signal till logikkretsen 20 för att ange, att bussen är upptagen.

Om signalen av den första typen kvarstår från programväljaren aktiveras väntevippans 41 utgång omedelbart, så att kretsen 21 hålls spärrad och någon EBG signal inte sänds ut för att ge access åt de lågprioriterade enheterna. Den andra typen av signal från programväljaren 30 innebär att den högprioriterade enheten kan tillåta access från en lågprioriterad enhet. En vippa 43 som aktiveras av denna signal matar en signal till ingången av en OCH-krets 46 hos vilken en negerande ingång är ansluten till vippans 42 utgång så att den är spärrad hela tiden den högprioriterade processorn utnyttjar bussen. OCH- kretsens 46 utgång är ansluten till en ingång hos ELLER kretsen 47 som kommer att sända kretsens 46 utgångssignal till OCH-kretsen 21. Genom att aktive- ringen av kretsens 46 utgångssignal och således alstringen av REB signalen sker till följd av fördröjningskretsen 48 med en viss fördröjning efter att BOC signalen har upphört, uppträder REB signalen först efter att EBG signalen har ,_ 10 15 8406312-2 5 uppstatt över kretsens 22 utgång, sa att en av de lagprioriterade enheterna kommer att få access. Omedelbart därefter uppträder REB signalen som tillför- säkrar att den högprioriterade enheten far direkt access när beläggningssignalen BOC har upphört.

Detta är ytterligare förklarat i diagrammet i figur 3. När den högprioriterade enheten arbetar och nagot omedelbart behov att nästa gang ta bussen inte föreligger, finns ingen stående REB signal fran vippen 41. När beläggningssig- nalari BOC upphör aktiveras kretsens 46 utgllng med sa mycket fördröjning att REB signalen uppstår först efter att EBG signalen har hunnit utsändas till de lagprioriterade processorerna. Strax därefter spärras kretsen 21 äter av REB signalen, så att när den làgprioriterade enheten har färdiggjort sin uppgift och BOC signalen upphört den högprioriterade enheten kan överta bussen utan fördröjning. Genom att BOC signalen upphör aktiveras registret ll och den lagprioriterade enhetens identitet kan sändas ut. Genom den beskrivna an- ordningen blir det möjligt att under sådana perioder där programmet inte gör en omedelbar access nödvändig för den högprioriterade enheten, tilldela bussen till de làgprioriterade enheterna samtidigt som man tillförsäkrar att den högpriori- terade enheten alltid har omedelbar tillgång till bussen vid behov. wq, ...- vAILb-naløvvf."

Claims (1)

10 15 2D 25 3D 8'406312~2 PATENTKRAV Prioritetsfördelningsanordning för datorer vilka innehåller processorer av tva typer, en högprioriterad typ som själv kan bestämma sin prioritet gentemot processorer av en andra lagprioriterad typ vid utnyttjandet av en gemensam buss för att tillåta utnyttjandet även för den lågprioriterade typen om den hög- prioriterade processorn inte har angelägna uppgifter, k ä n n e t e c k n a d därav att prioritetsfördelningsanordningen innehåller en första logikkrets (20) med tre ingångar, den första för en ingångssignal (RBQ) som innebär accessbegäran från någon av de lagprioriterade enheterna (3a-3h) den andra för en ingångssignal (REB) som innebär begäran om access från den högprioriterade enheten (l) och den tredje för en ingàngssignal (BGC) som uppträder under hela tiden bussen utnyttjas och med tva utgångar, av vilka pa den första uppträder en signal (EBG) för att tilldela bussen en lågprioriterad enhet (3a-3h) om endast den första ingången aktiveras och av vilka på den andra uppträder en signal (MBG) för att tilldela bussen den högprioriterade enheten, medan signalen på den första utgången inhiberas, varvid en andra logikkrets (40) är anordnad med tva utgångar, en första som matar signalen (REB) med accessbegäran från den högprioriterade enheten till den första logikkretsens andra ingang och en andra utgång som matar signalen (BOC) som anger, att bussen utnyttjas, till den tredje ingången hos den första logikkretsen och varvid den andra logikkretsen har två ingångar, en första vid vars aktivering ovillkorligen uppträder en signal (REB) som på den första logikkretsens andra ingång anger, att den högpriori- terade enheten önskar access, så att tilldelningssignalen (MBG) uppträder pa den första logikkretsens andra utgång, och en andra ingang hos den andra logikkretsen vilken ingångs aktivering medför, att signalen (REB) om begäran om access för den högprioriterade enheten uppträder med fördröjning pa den andra logikkretsens första utgång sa att signalen (EBG) för tilldelning av bussen till en lâgprioriterad enhet hinner uppträda, men den högprioriterade enheten har omedelbar access till bussen efter avslutning av den lagprioriterade enhetens arbete.