JPH06110825A - 共通バス制御方式 - Google Patents
共通バス制御方式Info
- Publication number
- JPH06110825A JPH06110825A JP4260995A JP26099592A JPH06110825A JP H06110825 A JPH06110825 A JP H06110825A JP 4260995 A JP4260995 A JP 4260995A JP 26099592 A JP26099592 A JP 26099592A JP H06110825 A JPH06110825 A JP H06110825A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- controller
- common bus
- control
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】複数のプロセッサが共通して周辺装置を制御す
る際、共通バスの競合制御を簡略化し、主制御装置の性
能を有効に使用する。 【構成】制御バス選択回路６は主制御装置１または従制
御装置２と共通バス５とを切替接続する。主制御装置バ
ス使用要求レジスタ７は、主制御装置１からのバス使用
要求を蓄積する。このとき従制御装置２が共通バス５を
使用中であれば主制御装置バス使用予約レジスタ８に使
用要求を予約する。共通バスが開放されると制御バス選
択回路６が作動して共通バス５を主制御装置１側に接続
する。また、従制御装置バス使用要求レジスタ９は、従
制御装置２からのバス使用要求を蓄積する。このとき主
制御装置１が共通バス５を使用中であれば、従制御装置
２が共通バス使用要求しても使用予約はしない。
る際、共通バスの競合制御を簡略化し、主制御装置の性
能を有効に使用する。 【構成】制御バス選択回路６は主制御装置１または従制
御装置２と共通バス５とを切替接続する。主制御装置バ
ス使用要求レジスタ７は、主制御装置１からのバス使用
要求を蓄積する。このとき従制御装置２が共通バス５を
使用中であれば主制御装置バス使用予約レジスタ８に使
用要求を予約する。共通バスが開放されると制御バス選
択回路６が作動して共通バス５を主制御装置１側に接続
する。また、従制御装置バス使用要求レジスタ９は、従
制御装置２からのバス使用要求を蓄積する。このとき主
制御装置１が共通バス５を使用中であれば、従制御装置
２が共通バス使用要求しても使用予約はしない。
Description
【０００１】
【産業上の利用分野】本発明は、蓄積プログラム制御方
式の電子交換機に関し、特に複数台のプロセッサーが制
御バスを共用して周辺装置を制御する共通バス制御方式
に関する。
式の電子交換機に関し、特に複数台のプロセッサーが制
御バスを共用して周辺装置を制御する共通バス制御方式
に関する。
【０００２】
【従来の技術】従来の共通バス制御方式は、複数のプロ
セッサーが各々共通バスを使用する場合、共通バスの競
合制御部にバス使用要求を送出して使用許可を受信した
後共通バスを使用し、バス獲得の優先付けは回転優先に
より各プロセッサーが同等にバスを使用できるようにす
る方式が一般的である。
セッサーが各々共通バスを使用する場合、共通バスの競
合制御部にバス使用要求を送出して使用許可を受信した
後共通バスを使用し、バス獲得の優先付けは回転優先に
より各プロセッサーが同等にバスを使用できるようにす
る方式が一般的である。
【０００３】
【発明が解決しようとする課題】上述した従来の共通バ
ス制御方式は、同等なプロセッサー群がバスを共用する
方式においては有効な手段であるが、主制御装置と従制
御装置とがバスを共有するシステムにおいては制御方式
が複雑すぎ、かつ主制御装置がバスを獲得するため時間
がかかり主制御装置の性能低下を招く恐れがある。
ス制御方式は、同等なプロセッサー群がバスを共用する
方式においては有効な手段であるが、主制御装置と従制
御装置とがバスを共有するシステムにおいては制御方式
が複雑すぎ、かつ主制御装置がバスを獲得するため時間
がかかり主制御装置の性能低下を招く恐れがある。
【０００４】本発明の目的は、複数のプロセッサ（制御
装置）が共通バスを共用して周辺装置を制御する際、共
通バスの競合を制御する共通バス制御方式を提供するこ
とにある。
装置）が共通バスを共用して周辺装置を制御する際、共
通バスの競合を制御する共通バス制御方式を提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明の共通バス制御方
式は、蓄積プログラム制御方式の電子交換機において、
主制御装置とこの主制御装置に従属する従制御装置とを
有し、前記主制御装置と前記従制御装置とが同一の共通
バスを用いて周辺装置を制御する手段と、前記制御装置
と前記従制御装置の前記共通バスアクセスに対する競合
を制御する手段と、前記従制御装置が前記共通バス使用
時に前記主制御装置が前記共通バスに対しバスアクセス
したときこのバスアクセスに対し前記制御バスの使用権
を予約する手段とを有する。
式は、蓄積プログラム制御方式の電子交換機において、
主制御装置とこの主制御装置に従属する従制御装置とを
有し、前記主制御装置と前記従制御装置とが同一の共通
バスを用いて周辺装置を制御する手段と、前記制御装置
と前記従制御装置の前記共通バスアクセスに対する競合
を制御する手段と、前記従制御装置が前記共通バス使用
時に前記主制御装置が前記共通バスに対しバスアクセス
したときこのバスアクセスに対し前記制御バスの使用権
を予約する手段とを有する。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例の一実施例を示す
ブロック図である。図１を参照すると本発明の実施例
は、電子交換機の交換処理を行う主制御装置１、主制御
装置１からの指示のもとで主制御装置の処理の一部を行
う従制御装置２、共通バス５の使用権制御を行う共通バ
ス制御部３、主制御装置１及び従制御装置２から制御さ
れて交換動作を行う周辺装置４、主制御装置１または従
制御装置２のどちらの制御バスかを選択する制御バス選
択回路６、主制御装置１からのバス使用要求を蓄積する
主制御装置バス使用要求レジスタ７、主制御装置１がバ
ス使用要求時、従制御装置２がバスを使用していた場合
にバス使用要求を予約する主制御装置バス使用予約レジ
スタ８、従制御装置バス使用要求レジスタ９、主制御装
置１とのインターフェイス部１０、従制御装置２とのイ
ンターフェイス部１１から構成される。
ブロック図である。図１を参照すると本発明の実施例
は、電子交換機の交換処理を行う主制御装置１、主制御
装置１からの指示のもとで主制御装置の処理の一部を行
う従制御装置２、共通バス５の使用権制御を行う共通バ
ス制御部３、主制御装置１及び従制御装置２から制御さ
れて交換動作を行う周辺装置４、主制御装置１または従
制御装置２のどちらの制御バスかを選択する制御バス選
択回路６、主制御装置１からのバス使用要求を蓄積する
主制御装置バス使用要求レジスタ７、主制御装置１がバ
ス使用要求時、従制御装置２がバスを使用していた場合
にバス使用要求を予約する主制御装置バス使用予約レジ
スタ８、従制御装置バス使用要求レジスタ９、主制御装
置１とのインターフェイス部１０、従制御装置２とのイ
ンターフェイス部１１から構成される。
【０００８】主制御装置１が周辺装置４を制御する場
合、共通バス５が使用可能かどうか共通バス制御部３に
問い合わせ行う。この時、従制御装置２が共通バス５を
使用していない場合には、共通バス制御部３は主制御装
置バス使用要求レジスタ７をバス使用中に設定（Ｑ：Ｈ
レベル）するとともに、主制御装置１に共通バス使用許
可を返送する。この時同時に制御バス選択回路６にて主
制御装置側の制御バス１２と共通バス５とを接続する。
主制御装置１は周辺装置４の制御を終了後、共通バス５
を解放する。
合、共通バス５が使用可能かどうか共通バス制御部３に
問い合わせ行う。この時、従制御装置２が共通バス５を
使用していない場合には、共通バス制御部３は主制御装
置バス使用要求レジスタ７をバス使用中に設定（Ｑ：Ｈ
レベル）するとともに、主制御装置１に共通バス使用許
可を返送する。この時同時に制御バス選択回路６にて主
制御装置側の制御バス１２と共通バス５とを接続する。
主制御装置１は周辺装置４の制御を終了後、共通バス５
を解放する。
【０００９】また、従制御装置２が共通バス５を使用し
ている場合には、共通バス制御部３は主制御装置バス使
用予約レジスタ８をバス使用予約に設定（Ｑ：Ｈレベ
ル）する。これにより従制御装置２が共通バス５を開放
した後は、主制御装置１が共通バス５を開放するまで従
制御装置２は共通バス５の使用は使用不可とする。
ている場合には、共通バス制御部３は主制御装置バス使
用予約レジスタ８をバス使用予約に設定（Ｑ：Ｈレベ
ル）する。これにより従制御装置２が共通バス５を開放
した後は、主制御装置１が共通バス５を開放するまで従
制御装置２は共通バス５の使用は使用不可とする。
【００１０】従制御装置２が周辺装置４を制御する場
合、共通バス５が使用可能かどうか共通バス制御部３に
問い合わせを行う。この時、主制御装置１が共通バス５
を使用していない場合には、共通バス制御部３は従制御
装置バス使用要求レジスタ７をバス使用中に設定（Ｑ：
Ｈレベル）するとともに、従制御装置２に共通バス使用
許可を返送する。この時同時に制御バス選択回路６にて
従制御装置側の制御バス１３と共通バス５とを接続す
る。従制御装置２は周辺装置４の制御を終了後、共通バ
ス５を開放する。また、主制御装置１が共通バス５を使
用している場合には、共通バス制御部３は使用予約は行
わない。
合、共通バス５が使用可能かどうか共通バス制御部３に
問い合わせを行う。この時、主制御装置１が共通バス５
を使用していない場合には、共通バス制御部３は従制御
装置バス使用要求レジスタ７をバス使用中に設定（Ｑ：
Ｈレベル）するとともに、従制御装置２に共通バス使用
許可を返送する。この時同時に制御バス選択回路６にて
従制御装置側の制御バス１３と共通バス５とを接続す
る。従制御装置２は周辺装置４の制御を終了後、共通バ
ス５を開放する。また、主制御装置１が共通バス５を使
用している場合には、共通バス制御部３は使用予約は行
わない。
【００１１】
【発明の効果】以上説明したように本発明は、蓄積プロ
グラム制御方式の電子交換機において、主制御装置と主
制御装置に付随した従制御装置とを有し、この主制御装
置と従制御装置とが同一の制御バスを用いて周辺装置を
制御する手段、主制御装置と従制御装置のバスアクセス
に対する競合制御を行う手段、従制御装置がバス使用時
に主制御装置がバスアクセスを行った場合自動的にこの
バスアクセスの使用権を予約する手段を備えることによ
り、共通バスの競合制御方式を簡略化できるとともに主
制御装置の性能を有効に使用できるという効果を有す
る。
グラム制御方式の電子交換機において、主制御装置と主
制御装置に付随した従制御装置とを有し、この主制御装
置と従制御装置とが同一の制御バスを用いて周辺装置を
制御する手段、主制御装置と従制御装置のバスアクセス
に対する競合制御を行う手段、従制御装置がバス使用時
に主制御装置がバスアクセスを行った場合自動的にこの
バスアクセスの使用権を予約する手段を備えることによ
り、共通バスの競合制御方式を簡略化できるとともに主
制御装置の性能を有効に使用できるという効果を有す
る。
【図１】本発明の一実施例を示すブロック図である。
１ 主制御装置 ２ 従制御装置 ３ 共通バス制御部 ４ 周辺装置 ５ 共通バス ６ 制御バス選択回路 ７ 主制御装置バス使用要求レジスタ ８ 主制御装置バス使用予約レジスタ ９ 従制御装置バス使用要求レジスタ １０ 主制御装置とのインターフェイス部 １１ 従制御装置とのインターフェイス部 １２ 主制御装置側制御バス １３ 副制御装置側制御バス
Claims (1)
- 【請求項１】 蓄積プログラム制御方式の電子交換機に
おいて、主制御装置とこの主制御装置に従属する従制御
装置とを有し、前記主制御装置と前記従制御装置とが同
一の共通バスを用いて周辺装置を制御する手段と、前記
制御装置と前記従制御装置の前記共通バスアクセスに対
する競合を制御する手段と、前記従制御装置が前記共通
バス使用時に前記主制御装置が前記共通バスに対しバス
アクセスしたときこのバスアクセスに対し前記制御バス
の使用権を予約する手段とを有することを特徴とする共
通バス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260995A JPH06110825A (ja) | 1992-09-30 | 1992-09-30 | 共通バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260995A JPH06110825A (ja) | 1992-09-30 | 1992-09-30 | 共通バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110825A true JPH06110825A (ja) | 1994-04-22 |
Family
ID=17355604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4260995A Pending JPH06110825A (ja) | 1992-09-30 | 1992-09-30 | 共通バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110825A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10269171A (ja) * | 1997-03-24 | 1998-10-09 | Nippon Denki Ido Tsushin Kk | データ通信方式 |
| WO2000031647A1 (fr) * | 1998-11-26 | 2000-06-02 | Matsushita Electric Industrial Co., Ltd. | Dispositif de traitement d'image |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166625A (en) * | 1981-04-03 | 1982-10-14 | Fuji Electric Co Ltd | Bus using right control system |
| JPS62501039A (ja) * | 1984-12-12 | 1987-04-23 | テレフオンアクチ−ボラゲツト エルエム エリクソン | 並列に動作するコンピユ−タの間で優先度を割り当てるための装置 |
| JPH03179850A (ja) * | 1989-12-07 | 1991-08-05 | Nec Corp | 共通バス送信権制御方式 |
-
1992
- 1992-09-30 JP JP4260995A patent/JPH06110825A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166625A (en) * | 1981-04-03 | 1982-10-14 | Fuji Electric Co Ltd | Bus using right control system |
| JPS62501039A (ja) * | 1984-12-12 | 1987-04-23 | テレフオンアクチ−ボラゲツト エルエム エリクソン | 並列に動作するコンピユ−タの間で優先度を割り当てるための装置 |
| JPH03179850A (ja) * | 1989-12-07 | 1991-08-05 | Nec Corp | 共通バス送信権制御方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10269171A (ja) * | 1997-03-24 | 1998-10-09 | Nippon Denki Ido Tsushin Kk | データ通信方式 |
| WO2000031647A1 (fr) * | 1998-11-26 | 2000-06-02 | Matsushita Electric Industrial Co., Ltd. | Dispositif de traitement d'image |
| US7038737B1 (en) | 1998-11-26 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Image processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623641A (en) | Distributed processing system for performing memory assignment | |
| JPH05197671A (ja) | マスター・スレーブ通信方法 | |
| JPH06110825A (ja) | 共通バス制御方式 | |
| JP2590859B2 (ja) | 情報処理装置における通信処理のメモリ管理方式 | |
| JPH0227461A (ja) | データ転送制御装置 | |
| JPH0644191A (ja) | バッファ管理方法 | |
| US20020010823A1 (en) | Multimaster bus system and method for operating the multimaster bus system | |
| JPH11191076A (ja) | 情報処理装置 | |
| JPS59231952A (ja) | マルチプロセツサ間通信制御方式 | |
| JPH01129339A (ja) | システムバスの制御方式 | |
| JPH05233517A (ja) | 中央制御補助プロセッサ装置 | |
| JPS6155704B2 (ja) | ||
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| JPS6280753A (ja) | バス制御方式 | |
| JP3637583B2 (ja) | 複数プロセッサと被制御装置の制御方法 | |
| JPH08227347A (ja) | リソース共有制御システム | |
| JP2836591B2 (ja) | プロセッサ間バス伝送方法及びプロセッサ間バス伝送システム | |
| JPH0156420B2 (ja) | ||
| JPH0310355A (ja) | 共通バス優先制御方法 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH0793267A (ja) | コンピュータシステム | |
| JPH08221106A (ja) | プログラマブルコントローラ | |
| JPH11353286A (ja) | マルチプロセッサおよびそのバス使用権の決定方法 | |
| JPH06161951A (ja) | バス制御方式 | |
| JPH03154940A (ja) | マルチ・ファイル処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990209 |