JPH0156420B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 ローカルバスに接続されている２つのプロセツ
サとメモリ装置のうち、１つのプロセツサが、シ
ステムバスに対してバス使用権要求を出す場合、
そのプロセツサはバス使用権を獲得するまで待ち
状態となるから、もしもこのとき他方のプロセツ
サが停止状態にあれば、そのプロセツサを待ち状
態にあるプロセツサの代わりに動作制御状態に切
り替え、空いているローカルバスを介してメモリ
装置へのアクセスを可能にし、処理効率を上げ
る。

〔従来の技術〕

従来の複数の装置によつて共用されるシステム
バスの使用権獲得制御（以後、アービトレーシヨ
ンという）について簡単に説明する。

第２図は、システムバスを介して複数の装置が
結合されているシステムの１例を示したもので、
２１はプロセツサＡ、２２はプロセツサＢ、２３
はメモリ装置、２４および２５はチヤネル装置、
２６はシステムバス、２７はバス制御を行うバス
アービタである。

各プロセツサおよびチヤネル装置は、データ転
送のためシステムバス２６を使用する必要が生じ
たとき、それぞれバスアービタ２７に対してバス
使用権の獲得要求を出す。

バスアービタ２７は、システムバス２６の空き
となつたときに、バス使用権を要求している装置
が複数あれば、それらの間でバス使用権獲得戦を
行わせ、優先順位のもつとも高い装置にバス使用
権を与える制御、すなわちアービトレーシヨンを
行う。

このようにしてバス使用権を獲得した装置がバ
ス使用を終了すると、バスアービタ２７、再びア
ービトレーシヨンを実行し、バス使用権を要求し
ている装置に次々とバス使用権を付与してゆく。

第３図は、プロセツサＡおよびプロセツサＢが
バス使用権を要求した場合の、アービトレーシヨ
ンの動作例を示したものである。

この例では、プロセツサＡおよびプロセツサＢ
がバス使用権を要求したとき、システムバス２６
はチヤネル装置によつて使用中である。このた
め、バスの使用終了を待つてプロセツサＡ、プロ
セツサＢ間でのアービトレーシヨンが行われる。

プロセツサＡは、プロセツサＢよりも優先順位
を高く設定されているため、アービトレーシヨン
の結果バス使用権を獲得し、システムバス２６を
使用して、たとえばチヤネル装置２５との間でデ
ータ転送を実行する。他方、プロセツサＢはこの
間バス使用権要求を出し続ける。

次にプロセツサＡのバス使用が終了すると、プ
ロセツサＢがバス使用権を獲得する。これにより
システムバス２６を使用して、たとえばメモリ装
置２３との間でデータ転送が行われる。

〔発明が解決しようとする問題点〕

従来のシステムバスを用いる情報処理システム
では、システムバスに接続された２つのプロセツ
サの双方がバス使用要求をもつても、下位のプロ
セツサは、上位のプロセツサのバス使用が終了す
るまで待ち状態となり、並行処理が行われないた
め、システムの処理効率が上がらないという問題
があつた。

〔問題点を解決するための手段〕

本発明は、２つのプロセツサとメモリ装置とを
ローカルバスで結合して、システムバスから切り
離して構成し、プロセツサの１つがシステムバス
に対してバス使用権を要求し、アービトレーシヨ
ン制御が行われている間、他の１つのプロセツサ
がローカルバスからメモリ装置へアクセスできる
ように制御するものである。

第１図は、本発明の原理を説明するためのシス
テム構成図である。図において、１はプロセツサ
Ａ、２はプロセツサＢ、３はメモリ装置、４はロ
ーカルバス、５はシステムバス、６はバスアービ
タ、７および８はチヤネル装置を示している。

プロセツサＡはバス競合を防ぐため、ローカル
バスをアクセスするとき、他方のプロセツサＢを
停止状態に制御するようになつている。

たとえばプロセツサＡが動作制御状態にあると
き、システムバス５を使用するバス使用権要求を
バスアービタ６に出した場合、プロセツサＡはバ
ス使用権を決定するアービトレーシヨン制御の
間、待ちとなるので、このときプロセツサＢが動
作していなければ停止状態、この期間を有効に利
用するため、プロセツサＢを動作制御状態に切り
替える。

プロセツサＢは、ローカルバス４を介してメモ
リ装置３にアクセスし、所定の処理を実行する。

アービトレーシヨン制御が終り、プロセツサＡ
がバス使用権を獲得したとき、動作制御状態をプ
ロセツサＢからプロセツサＡに戻す。これによ
り、プロセツサＡは、ローカルバス４およびシス
テムバス５を使用してデータ転送を実行する。

〔作用〕

第４図に、本発明によるアービトレーシヨン制
御中の２つのプロセツサの動作シーケンス例を示
す。

図示の例では、プロセツサＡがバス使用権を要
求したとき、チヤネル装置がシステムバスを使用
している。アービトレーシヨン制御が開始される
と、プロセツサＢが動作され、アービトレーシヨ
ン制御と並行してメモリ装置へのアクセスが実行
される。この間、アービトレーシヨン制御が完了
し、プロセツサＡがバス使用権を獲得すると、シ
ステムバスを使用して、データ転送を実行する。

これにより、システムの処理効率が改善され
る。

〔実施例〕

第５図は、本発明の１実施例システムの要部構
成図である。

図において、５１はプロセツサＡ、５２はプロ
セツサＢ、５３はメモリ装置、５４はデータ線、
５５はアドレス線、５６はアービトレーシヨン制
御回路、５７はシステムバス、５８はバスアービ
タ、５９はDMAコントローラを示す。

データ線５４およびアドレス線５５は、プロセ
ツサＡ、プロセツサＢ、メモリ装置５３のローカ
ルバスを構成している。

アービトレーシヨン制御回路５６は、プロセツ
サＡおよびプロセツサＢからのバス使用権要求に
対する共通のインタフエース回路である。

第６図は、第５図に示す実施例システムの動作
シーケンス例を示したもので、以下これに基づき
実施例システムの動作を説明する。

システムバス５７がDMAコントローラ５９に
より、メモリ装置５３に対するDMA転送のため
に使用中であるとき、まずプロセツサＡにバス使
用の必要が生じ、バス使用権の要求をアービトレ
ーシヨン制御回路５６を介して、バスアービタ５
８に通知したものとする。

DMAコントローラ５９は、バス使用権獲得の
優先順位がプロセツサＡよりも上位にあるため、
DMAコントローラ５９がバス使用権要求を出し
続ける限り、バス使用権獲得決定戦に勝つことが
できず、アービトレーシヨン制御は図示点線で示
すように長びく。

しかし、アービトレーシヨン開始とともに、そ
れまで停止状態にあつたプロセツサＢが制御動作
状態に切り替えられ、DMA転送の合間をぬつ
て、メモリ装置５３に対するアクセスを行い、そ
の処理を実行する。

次にDMAコントローラ５９のDMA転送制御
終了により、プロセツサＡがバス使用権を獲得す
ると、再びプロセツサＡが動作制御状態となり、
システムバス５７を使用する処理を実行する。

〔発明の効果〕

以上のように本発明によれば、従来のアービト
レーシヨン制御中に２つのプロセツサがそれぞれ
待ちおよび停止状態になつていたのを改善し、ア
ービトレーシヨン制御中も１つのプロセツサを動
作させることができるため、プロセツサの効率を
高め、システムの処理速度を上げることができ
る。

【図面の簡単な説明】

第１図は本発明方式によるシステム構成図、第
２図は従来方式によるシステム構成図、第３図は
従来方式による動作シーケンス図、第４図は本発
明方式による動作シーケンス図、第５図は実施例
システムの構成図、第６図は実施例システムの動
作シーケンス図である。 第１図において、１はプロセツサＡ、２はプロ
セツサＢ、３はメモリ装置、４はローカルバス、
５はシステムバス、６はバスアービタを表す。

Claims (1)

【特許請求の範囲】
1. １ ２つのプロセツサ１，２とメモリ装置３とを
   有し、これらの２つのプロセツサ１，２とメモリ
   装置３とをローカルバス４を介してシステムバス
   ５に接続した情報処理システムにおいて、上記２
   つのプロセツサ１，２の一方が動作制御状態にあ
   つてシステムバス５のバス使用権要求を出したと
   き、他方のプロセツサが停止状態にあれば、バス
   使用権獲得制御が行われている間、バス使用権要
   求を出したプロセツサの動作制御状態を中断し
   て、停止状態にある他方のプロセツサを動作制御
   状態に切り替え、メモリ装置３へのアクセスを可
   能にすることを特徴とする複合プロセツサ制御方
   式。