JPS63257051A

JPS63257051A - マルチコンピユ−タシステム

Info

Publication number: JPS63257051A
Application number: JP62090756A
Authority: JP
Inventors: Michio Morioka; 道雄森岡; Tadaaki Bando; 忠秋坂東; Yoshihiro Miyazaki; 義弘宮崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-04-15
Filing date: 1987-04-15
Publication date: 1988-10-24
Also published as: JPH054711B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、複数の処理装置を用いた分散処理システムに
係り、特に、多数のプロセッサによって共有されるメモ
リを有するマルチコンピュータシステムに関する。

〔従来の技術〕

計算機制御の分野では、制御対象となるプロセス毎に計
算機（処理装置）を割り当て、これらを積み重ねること
によって、大規模なシステムを効率良く制御する分散処
理システムが主流となりつつある。多数のプロセッサに
よって構成される分散処理システムでは、プロセッサ単
体の処理能力だけでなく、プロセッサ間の通信、同期が
重要な要素となる。プロセッサ間の通信、同期の手段と
しては、計算機システム全体の情報を記憶する共有メモ
リを設け、全てのプロセッサから、参照可能とする共有
メモリ方式が知られている。共有メモリは、クリティカ
ルリソースに関するセマフオア管理、あるいは、システ
ム構成テーブル、プロセッサ間共有データの格納等に利
用され、マルチコンピュータシステムには不可欠なハー
ドウェアとなっている。

次に、マルチコンピュータシステムにおける共有メモリ
の利用形態について述べる。

第１の利用形態としては、制御対象となるプロセスの状
態を示すプロセス管理情報の記憶装置として利用される
場合である。プロセス制御を行なう計算機は、常に制御
対象プロセスの状態を監視し、プロセス内で発生したイ
ベントに対して、リアルタイムに処理を行なう必要があ
る。このため、プロセスの各所には、多数のセンサが設
けられ、ネットワークスを通じて計算機に接続される。

各センサからの情報は、計算機のダイレクトメモリアク
セスコントローラ（以下ＤＭＡコントローラと称す）に
よって、共有メモリに蓄積される。これによって共有メ
モリは、常にプロセス全体の状態を示す管理情報を格納
するメモリとなる。制御用計算機は、各センサの情報を
直接アクセスする必要はなく、共有メモリ内のプロセス
情報に従って、イベントの監視を行なうことが可能とな
り、リアルタイム性の向−Ｌを実現している。

第２の利用形態としては、クリティカルリソースの管理
テーブルとして利用される場合である。

マルチコンピュータシステムでは、複数のプロセッサに
よって共有される資源として、プリンタ。

ファイルサーバ等の入出力装置が設けられる。これらの
入出力装置は、複数のプロセッサから同時にアクセスす
る事は許されず、排他的な管理を行なう必要がある。こ
れを実現するために、全てのプロセッサから参照可能な
共有メモリ」二に、排他制御のためセマフォアを管理す
るテーブルが設けられる。各プロセッサは、入出力装置
の使用に先立って、共有メモリ上のセマフオアをチェッ
クし、入出力装置の利用状況を確認する。

第３の利用形態としては、複数の割算機によって構成さ
れる高信頼化システムに必要なシステム管理テーブルと
して共有メモリを用いる場合である。例えば、２重系の
高信頼化システムにおいて、一方のプロセッサが故障し
た場合、即座に故障に検出し、待機している第３のプロ
セッサをシステムに組込む必要がある。これを実現する
ためには、個々のプロセッサとは独立した記憶装置上に
、各プロセッサの状態を格納する管理テーブルを設けね
ばならない。この記憶装置として共有メモリが用いられ
る。システム管理者となったプロセッサは、共有メモリ
上の管理テーブルから、故障したプロセッサを検出し、
バックアップ用のプロセッサを起動する処理を行なう。

以上述べた様に、マルチコンピュータシステムにおいて
、共有メモリは重要な構成要素となっている。次には、
この共有メモリに特有な問題点について述べる。

第１の問題点としては、共有メモリのアクセス時間が大
きくなる事が挙げられる。共有メモリは、信頼性の面か
ら、個々のプロセッサとは独立した構成となる。このた
め、プロセッサから、共有メモリ本体までに、多くの構
成要素を経ること、或いは物理的な配線長が長くなって
いることである。

更に、多数のプロセッサからのアクセス競合に対して、
アービトレートの機能も必要となり、プロセッサ内に設
けられたローカルメモリに比較し、アクセス時間は、か
なり、大きくなる。この問題に対しては、共有メモリの
インタリーブ化、あるいは、共有メモリ用キャッジメモ
リ、アクセス競合の優先選択の高速化等の対策が必要と
なる。

第２の問題点としては、信頼性の確保が必要となる事で
ある。共有メモリには、システム全体を管理する情報が
格納されており、このため、共有メモリが故障すると、
全てのシステムが停止する原因となる。これを避けるた
め、共有メモリでは２重化、あるいはバックアップシス
テムなどの冗長系が適用され、信頼性の向上を図る必要
がある。

第３の問題点は１．本特許に係るものであるが共有メモ
リのアクセスに起因するプロセッサの処理能力低下であ
る。個々のプロセッサエレメントでは、共有メモリへの
ポートを入出力バスではなく、主メモリバス上に設ける
場合が多い。これは、プロセッサから共有メモリまでの
間に通過する構成要素を削減或いは配線長さを短くし、
高信頼化、及び高速化を図るためである。この様な構成
では、主メモリバス上に、アクセス時間が短く、容量の
小さなローカルメモリと、アクセス時間が長く、容量の
大きな共有メモリの２種類の記憶装置が存在する事にな
る。本構成において、プロセッサ、あるいは、入出力バ
ス上のＤＭＡコントローラの一方が、共有メモリをアク
セスする場合、アクセスが終了するまで主メモリバスを
専有すると、他方は、その間、ローカルメモリへのアク
セスができず、システムとしての処理効率が大幅に低下
する。この問題に対し、従来の装置は、例えば、特開昭
５８−５００５８に記載の様に、主メモリバスを時分割
に共有する方式が考えられている。すなわち、ローカル
メモリのアクセスでは、主メモリバスを専有し、起動及
び応答を行なう。一方、共有メモリへのアクセスの場合
は、起動を行った後、一旦主メモリバスを解放する。そ
して、共有メモリから、アクセス終了報告を受けると、
再び主メモリバスを専有して、応答の処理を行う。本方
式によれば、アクセス時間の長い共有メモリへのアクセ
スによって、主メモリバスが長時間専有される問題は解
消される。すなわち、プロセッサが共有メモリをアクセ
スしている間に、ＤＭＡコントローセからローカルメモ
リへのアクセスが可能となる。

〔発明が解決しようとする問題点〕

しかし、上記従来技術では、以下に示す問題点について
、配慮がなされていない。まず、第１の問題としては、
プロセッサ、及び、ＤＭＡコントローラから、同時期に
共有メモリアクセスが発生した場合に、主メモリバスが
、ロックされてしまう。このため、それ以後のアクセス
（例えば、他ＤＭＡコントローラからのローカルメモリ
アクセス）は、主メモリバスが使用できず、待たされる
ことになる。これは、入出力装置のオーバランを引起す
原因となり得る。

又、第２の問題では、前提として、ローカルメモリの一
部のデータを高速な、システムキャッシュに保持し、プ
ロセッサ、及びＤＭＡからのアクセスを、処理するメモ
リシステム構成を考える。

本構成において、共有メモｒ）へアクセスが発生すると
、共有メモリへの起動が終了するまで、システムキャッ
シュ、及びローカルメモリはアクセスできない。特に、
複数のＤＭＡコントローラによって、共有メモリへのデ
ータ格納が頻繁に行なわれる場合には、プロセッサから
システムキャッシュへのアクセスが妨げられ、プロセッ
サの処理能力が低下する。

本発明は、上述した従来技術の欠点に鑑みなされたもの
で、その目的は、共有メモリアクセスとローカルメモリ
アクセスが、主メモリバスを時分割に使用する構成にお
いて、プロセッサ、及び、ＤＭＡからの共有メモリアク
セスが競合した場合でも、主メモリバスがロックさ九る
ことなく、ローカルメモリのアクセスが可能となるマル
チコンピュータシステムを提供することにある。

本発明の他の目的は、ローカルメモリのデータをキャッ
シングするシステムキャッシュを有するシステムにおい
て、共有メモリへの起動のために、システムキャッシュ
のアクセスが妨げられないマルチコンピュータシステム
を提供することにある。

上記第１の目的は、共有メモリボートにおいて、シ共有
メモリへのアクセスを複数のエントリから成るバッファ
に蓄積する手段を設けることによって達成される。

又、上記第２の目的は、メモリ管理装置において、共有
メモリへのリード及びライ１へアクセスと、ローカルメ
モリへのライトアクセスを、複数の工ントリから成るバ
ッファに蓄積する手段と、該バッファに識別子を設け、
蓄積されているアクセスが、ローカルメモリを対象とす
るものか、共有メモリを対象とするものかを識別する手
段と、該識別子に従って、ローカルメモリ及び、共有メ
モリのアクセスを制御する手段と、共有メモリの起動及
び応答に先立って、主メモリバスの専有制御を行なう手
段を設けることによって達成される。

〔作用〕

共有メモリポートに設けられた複数のバッファは、演算
処理装置（以下プロセッサと略称する）あるいはＤＭＡ
から、同時期に共有メモリアクセスが発生した場合に、
これらをバッファリングする。これによって主メモリバ
スはロックされることなく、他ＤＭＡからのローカルメ
モリアクセスが可能となり、入出力装置のオーバランが
発生することはない。

又、メモリ管理装置内に設けられた多段バッファは、ロ
ーカルメモリへの書込みを複数個バッファリングして、
プロセッサのメモリ待時間を削減’（１２）すると共に、共有メモリへのリード及びライトアクセス
を複数個バッファリングすることにより、共有メモリの
起動終了を待つことなく、他のアクセスの処理が可能と
なる。多段バッファに書込まれた共有メモリアクセスは
、主メモリバスが使用されていない期間を利用し、共有
メモリポー＋−に対して起動される。

Ｃ実施例〕以下、本発明の一実施例を図面により詳細に説明する。

第１図は、複数の基本処理装置から成るマルチコンピュ
ータシステムの構成を示したものである。プロセッサニ
レメンｌ−（ＰＥ）１０３゜１．０４，１０５は、演算
処理を実行するユニットであって、共有メモリバス１１
３を介して、共有メモリ（ＧＭＡ、　Ｂ）　　１ｏｏ、
　１ｏ１に接続される。共有メモリ１００，１０１は、
プロセッサエレメント（以下、ＰＥと略す）１’Ｏ’３
，１’０４゜１０５の共有データを格納する記憶装置で
あって、一般に、半導体素子で構成される。共有メモリ
には、システム全体の管理情報、あるいは、ＰＥ間の同
期をとるためのセマフオア等、システムにとって重要な
情報が格納される。このため、第１図に示す様に、共有
メモリＡ１００．共有メモリＢ１０１と２重化の構成を
採っている。共有メモリバスコントローラ（ＧＭＢＣ）
１０２は、各ＰＥからの共有メモリアクセス要求を受付
け、優先選択を行って、当該ＰＥに、共有メモリの使用
許可を与えるものである。又各ＰＥの入出力装置として
は、固定ファイル１１１’ＤＭＡコン１〜ローラ１１２
などがあり、入出力バス１１７を介して、ＰＥ１０３の
入出カバスインタフエース１１０に接続される。又、入
出力バス１１７には、ネットワークアダプタ（図示せず
）も接続される。ＤＭＡコントローラ１１２は、制御対
象プロセス内に設けられたネットワークから、プロセス
の情報を収集し、共有メモリ１００，１０１あるいは、
ＰＥ内のローカルメモリ１０６に格納する。本願明細書
ではプロセッサエレメント１０３．入出力バス１１７、
固定ファイル１１１　、　ＤＭＡ１１２を１つの基本処
理装置と呼んでいる。

次にＰＥ１０３の内部構成について説明する。

演算処理装置１０９は、命令解読ユニット、演算ロジッ
ク、及びレジスタ群を有し、レジスタ情報の演算、ある
いは、ローカルメモリ１０６．共有メモリ１００，１０
１の情報に対して、演算を行なう。入出カバスインタフ
エース１１０は、入出力ハス１１７に接゛続されるＤＭ
Ａコントローラ１１２からのローカルメモリ、共有メモ
リへのアクセスを受付け、入出力内部バス１１６、及び
メモリ管理ユニツＩ−１０８を介して、所望のメモリ装
置へアクセスを行なう。メモリ管理ユニット１０８は、
演算処理装置１０９、及び、入出カバスインタフエース
１１０からのメモリアクセスを受付け、これらの優先選
択を行なうとともに、主メモリバス１１４を介して、ロ
ーカルメモリ１０６のアクセス制御を行ない又、主メモ
リバス１１４゜共有メモリポート１１７を介して、共有
メモリ１００．１０１のアクセス制御を行なう。

次に、第２図を用いてメモリ管理ユニット１０８の詳細
に関して説明を加える。主な構成要素としく１５）ては、アドレス変換バッファ３０４．キャッシュメモリ
３３４．アドレスストアバッファ３２２゜データストア
バッファ３３．アドレス変換コン１−ローラ３０５．キ
ャッシュメモリコントローラ３１０、メモリバスコント
ローラ３０９．共有メモリコントローラ３０８．ＤＭＡ
起動系コン１〜ローラ３０６．ＤＭＡデータ転送系コン
トローラ３０７を挙げる事ができる。

アドレス変換バッファ３０４は、基本処理装置１０９が
保持するメモリアドレスレジスタ３０１から、アドレス
バス３５０を介して転送されて来る論理アドレスを、対
応するメモリの物理アドレス３８８に変換する機能を持
ち、ローカルメモリ１０６上に蓄積されたアドレス変更
テーブルの一部をバッファリングするものである。キャ
ッシュメモリ３３４は、ローカルメモリ１０６のデータ
の一部のコピーを保持し、アドレス変更バッファ３０４
から、アドレスセレクタ３４７．物理アドレスレジスタ
３４８を介して転送される演算処理装置１０９からの物
理アドレス、あるいは、人出カバスインタフエース１１
０から、外部入力バス３５８、外部入力レジスタ３４２
．アドレスセレクタ３４７．物理アドレスレジスタ３４
８を介して転送されるＤＭＡコントローラからの物理ア
ドレスを受付け、該物理アドレスに対応するデータが、
キャッシュメモリ３３４内に存在すれば、ローカルメモ
リ１０．６をアクセスする事なく、キャッシュリードデ
ータバス３６１．リードデータセレクタ３１１、を介し
て、基本処理装置内のり−ドデータレジスタ３０３、あ
るいは、外部出力レジスタ３４３ヘデータを転送するも
のである。アドレスストアバッファ３２２及び、データ
ストアバッファ３３３は、演算処理装置１０９、及び、
入出カバスインタフエース１１０から発生する。

ローカルメモリへの書込みアクセス、及び共有メモリへ
の読出し、書込みアクセスを、ファーストイン、ファー
ストアウトのアリゴリズムに従って複数のエントリーに
バッファリンクするものである。該バッファには、ゲッ
トポインタ３３９．リリースポインタ３４０が付属して
おり、ゲットボインタ３３９は、受付けたアクセスを格
納すべきエントリを示し、リリースポインタ３４０は、
次に起動すべきエントリを示す。

次にアドレス変換コントローラ３０５の機能について説
明する。第１の機能としては、演算処理装置１０９、及
び、入出カバスインタフエース１１０からのアクセスを
調停する機能を有する。

すなわち、演算処理装置１０９からのアクセス要求３５
２、及びＤＭＡ起動コントローラ３０６゜からのアクセ
ス要求３７１を受けて、処理されるべきアクセスを選択
し、演算処理装置１０９に対しては、応答信号３５３に
より、又、ＤＭＡコントローラ３０６に対しては、応答
信号３７２により、アクセスが受付けられた事を報告す
る。更に、選択結果に従って、アドレスセレクタ３４７
．ライトデータセレクタ３４９を制御し、選択されたア
クセスのアドレスを、物理アドレスレジスタ３４８、又
、ライトデータを、ライ１ヘデータレジスタ３４６にセ
ットし、キャッシュメモリコン１ヘローラ３１０に対し
て、起動を行う。第２の機能としでは、ローカルメモリ
１０６に格納されるアドレス変換テーブルをアクセスし
て、論理アドレスをローカルメモリ上の物理アドレスに
変換する機能である。アドレス変換バッファ３０４は、
アドレス変換テーブルの一部しか保持しておらず、要求
された論理アドレスに対応したアドレス変換情報が存在
しない、場合がある。これはアドレス変換バッファのミ
スヒツトと呼ばれ、ミスヒツト信号３８７によって、ア
ドレス変換コントローラ３０５に報告される。アドレス
変換コントローラ３０５は該報告を受は取ると、ローカ
ルメモリ１０”６をアクセスして、要求された論理アド
レスに対応したアドレス変換情報を読出し、アドレス変
換バッファ３０４に格納する。

キャッシュメモリコントローラ３１０の機能としては、
アドレス変換コントローラ３０５からのアクセス要求３
７８を受付け、応答信号３７３を返送するとともに、ア
クセスの種類に応じて、以下の処理を行なう。すなわち
、ローカルメモリ１０６への読出し要求であれば、キャ
ッシュメモす３３４の検索、あるいは、キャッシャメモ
リ３３４に所望のデータが存在しない場合は、メモリコ
ントローラ３０９を介して、ローカルメモリ１０６のデ
ータを読出す。又、ローカルメモリ１０６への書込み要
求であれば、要求アクセスのアドレス、及びデータを、
それぞれ、アドレスストアバッファ３２２．データスト
アバッファ３３３にセットする。又、共有メモリの読出
し、あるいは書込みアクセスであれば、該アクセスのア
ドレス及び、データを、アドレスストアバッファ３２２
゜データストアバッファ３３３に格納する。この時、共
有メモリのアクセスを示す識別子、あるいは、共有メモ
リのアクセスファンクション情報も同時に、アドレスス
トアバッファ３２２に格納する。

メモリコン１−ローラ３０９は、キャッシュメモリコン
トローラ３１０からのローカルメモリ読出し要求３９０
、あるいはストアバッファからの、ローカルメモリ書込
み要求及び共有メモリ読出し。

書込み要求３９１を受付け、各アクセスの調停を行なう
とともに、メモリアドレスレジスタ３３５゜メモリデー
タレジスタ３３６の内容を用いてローカルメモリ１０６
に関する起動、及びデータ受取り、共有メモリポート１
０７に対する起動の処理を行なう。

共有メモリコントローラ３０８は、共有メモリポート１
０７からのメモリバス専有要求３６８を受けて、メモリ
管′理ユニット１０８内の各コントローラに動作停止を
要求し、動作停止を確認した後、共有メモリポート１０
７から、メモリバス１１４、メモリリードデータレジス
タ３４１を介して、アクセス元へ、データを転送する機
能を有する。

ＤＭＡ起動系コントローラ３０６は、入出カバスインタ
フエース１１０からの起動要求を受付け、アドレス変換
コントローラ、３０５に対して、起動を行なう。又、Ｄ
Ｍ’Ａ転送系コントローラ３０７は、キャッシュメモリ
コントローラ３１０からのアクラス終了報告を受けて、
入出カバスインタフエース１１０へのデータの転送を制
御する。

次に、アドレスストアバッファ３３２．データストアバ
ッファ３３３に関し、第３図を用いて、更に詳細な説明
を加える。データストアバッファ３３３は、■エントリ
が３２ビツトで、８エン１−りから成り、８個までのメ
モリアクセスをバッファリング可能となっている。又、
アドレスストアバッファ３２２は、アクセスアドレスを
保持するアドレスフィールド４．０５（ＡＤＲ）の他に
、以下に示すフィールドを有する。

（１）共有メモリアクセス識別子４０１ストアバツフア
に蓄積された各エントリについて、ローカルメモリ１０
６を対象としたアクセスか、共有メモリ１０７を対象と
したアクセスかを区別する。

（２）共有メモリアクセス種４０２共有メモリへのアクセスを保持するエントリに関して、
読出しか、書込みかを区別する。

（３）共有メモリアクセスサイズ４０３共有メモリへの
書込み、及び読出しアクセスを保持するエントリに関し
て、アクセスデータサイズが、８バイトであるか、４バ
イトである□かを示す。

（４）アクセスサイズ４０４０−カルメモリ、及び共有メモリへの書込みアクセスを
保持するエントリに関して、４バイトデータの内、書込
むべきバイト位置を示す。

（５）共有メモリアクセスファンクション（０）４０６
共有メモリへの′アクセスを保持するエントリに関して
、アクセス元が、基本処理装置か、ＤＭＡコントローラ
かを示す。

（６）共有メモリアクセスファンクション（１）４０７
共有メモリへのアクセスを保持するエントリに関して、
共有メモリ内のメモリ空間に対するアクセスであるか、
レジスタ空間に対するアクセスであるかを区別する。

アドレスストアバッファ３２２．データストアバッファ
３３３は、読出し口が２つあり、それぞれリリースポイ
ンタ３４０の内容及び、リリースポインタ３４０の内容
に加算器４０９によって、１を加算した結果によって指
定される。これによって、ストアバッファ内の起動すべ
きエントリ及び、それに続くエントリが常に読出される
。ゲットポインタ３３９と、リリースポインタ３４０を
、比較器４１０で比較した結果、不一致であれば、スト
アバッファ３２２，３３３内に処理すべきアクセスが存
在する事を示し、メモリコントローラ３０９が起動され
る。メモリコントローラ３０９は、リリースポインタ３
４０の指定するエントりの共有メモリアクセス識別情報
４３５から、該エントリが、ローカルメモリ１０６を対
象とするものか、共有メモリを対象とするものか識別す
る。

ローカルメモリ１０６へ対するアクセスであれば、アク
セス情報選択信号４３１によってセレクタ４１４を選択
し、且つ、アクセスレジスタセット信号４３２を用いて
、ライトアクセス指定信号４３０の情報を、アクセス種
指定レジスタ４１６にセットする。又、４バイトアクセ
スか、８バイトアクセスかを示すアクセスサイズレジス
タＡ４１７には、以下の３つの条件をアドレスゲート４
１３で検出し、セレクタ４１５を介して情報をセラ１−
する。

条件（１）：処理対象となるエントリが、共有メモリに
対するものではない。

条件（２）：リリースポインタ３４０によって指定され
たアドレス４４０と、リリースポインタに１を加算した
内容によって読出されたアドレス４４１を比較器４１２
によって比較した結果、両者が連続する８バイト領域へ
の書込みアクセスである。

条件（３）：リリースポインタ３４．０によって指定さ
れたサイズ情報４３９と、リリースポインタに１を加算
した内容によって読出されたサイズ情報４３８を比較器
４１１で比較した結果１両者とも、書込サイズが４バイ
トである。

又、４バイト内の書込バイト位置を示すサイズレジスタ
８４１８．アドレスレジスタ４１９、及び書込みデータ
レジスタ４２２には、それぞれ、リリースポインタ３４
０によって指定された、サイズ情報４３９．アドレス情
報４４０、及び、書込みデータ情報４４４が、アクセス
レジスタセット信号４３２によってセットされる。以上
の処理によって、メモリバス１１４に、アクセス情報が
オンバスされた後、メモリコントローラ３０９は、ロー
カルメモリ起動信号４５０により、ローカルメモリ１０
６を起動する。

又、メモリコントローラ３０９が起動され、リリースポ
インタ３４０の指定するエントリの共有メモリアクセス
識別情報４３５から、該エントリが、共有メモリを対象
とするアクセスであることを識別すると、アクセス情報
選択信号４３１により、セレクタ４．１４，４１５を制
御し、リリースポインタによって読出された、共有メモ
リアクセス種４３６．共有メモリアクセスサイズ４３７
を、それぞれ、アクセス種指定レジスタ４１６．アクセ
スサイズ指定レジスタＡにセットする。又、４バイト内
の書込バイト位置を示すサイズレジスタＢ４１８．アド
レスレジスタ４１９．共有メモリアクセスファンクショ
ンレジスタ４２０，４２１゜書込データレジスタ４２２
には、それぞれ、リリースポインタ３４０によって指定
されたサイズ情報４３９．アドレス情報４４０．共有メ
モリアクセスファンクション情報４４．２，４４３、及
び、書込みデータ情報４４４が、アクセスレジスタセッ
ト信号４３２によってセットされる。以上の処理によっ
て、共有メモリアクセス情報がオンバスされた後、メモ
リコントローラ３０９は、共有メモリ起動信号４３４に
よって共有メモリポート１０７を起動する。。

次に第２図を用いて、ローカルメモリ、及び共有メモリ
のアクセス手順を説明する。

演算処理装置１０９がらのアクセスでは、演算処理装置
内のメモリアドレスレジスタ３０１、及びメモリライト
レジスタ３０２の内容が、それぞれ、アドレスバス３５
ｏ、ライトデータバス３５１を介して、メモリ管理装置
１０８に転送されると同時に、起動信号３５２によって
アドレス変換コントローラ３０５が起動される。一方、
入出カバスインタフエース１１０がらのアクセスでは、
アドレス及び書込みデータが、外部久方バス３５８を介
して、外部入力レジスタ３４２にセラＩ−されると共に
、起動信号３５６によって、ＤＭＡ起動系コントローラ
３０６が起動される。更に、ＤＭＡ起動系コントローラ
は、起動信号３７１により、アドレス変換コントローラ
３０５を起動する。アドレス変換コントローラ３０５は
、基本処理装置、及び、ＤＭＡ起動系コントローラ３０
６からのアクセスを受付け、両者の優先選択を行なう。

優先度はＤＭＡ起動系からの要求が高く設定される。

基本処理装置１０９からのアクセス要求が受付けられた
場合、アドレス変換コントローラ３０５は、セレクタ３
４７，３４８を制御し、アドレス変換バッファの出力３
８８、及び、演算処理装置からのライ１−データ３５１
を、それぞれ、物理アドレスレジスタ３４８．ライ１−
データレジスタ３４６にセットする。この時、応答信号
３５３によって、演算処理装置１０９にアクセスを受付
けた事を報告する。一方、ＤＭＡ起動系コントローラ３
０６からのアクセス要求が受付けられた場合、アドレス
変換コントローラ３０５は、セレクタ３４７゜３４９を
制御し、外部入力レジスタ３４２の内容を、内部バス３
６９を介して、物理アドレスレジスタ３４８．ライ１〜
データレジスタ３４６にセットする。この時、応答信号
３７２によって、ＤＭＡ起動系コントローラ３０６にア
クセスを受付けた事を報告する。ＤＭＡ起動コントロー
ラ３０６は該報告を受けると、入出カバスインタフエー
ス１１０に、アクセスが受付けられた事を報告する。

上記の処理が終了、した後、アドレス変換コントローラ
３０５は、キャッシュメモリコントローラ３１０に対し
て、起動信号３７８を送る。キャッシュメモリコントロ
ーラ３１０が起動された後は、アクセスの種類によって
、処理手順が異なる。以下、各アクセスの種類毎に、処
理手順を示す。

（１）ローカルメモリに対する読出しアクセスの処理手
順キャッシュコン１−ローラ３１０は、物理アドレスレジ
スタ３４８の内容に基づいてキャッシュメモリ３３４を
アクセスし、所望のデータが存在すれば、キャッシュリ
ードデータバス３６１．セレクタ３１１を介して、演算
処理装置内のり−ドデータレジスタ３０３、あるいは、
外部出力レジスり３４３にデータを転送するとともに、
アクセス終了信号３５５，３８３により、各アクセス元
に終了報告を行なう。ＤＭＡ転送系コントローラ３０７
は、アクセス終了報告を受けると、外部出力レジスタ３
４３の内容を外部出力バス３５９を介して、入出カバス
インタフエース１１０に転送すると共に、アクセス終了
報告３６０を送る。一方、キャッシュメモリ３３４内に
所望のデータが存在しなければ、起動信号３９０によっ
て、メモリコントローラ３０９を起動する。メモリコン
トローラ３０９は、ストアバッファ３２２，３３３に処
理すべきデータがあれば、それらを処理した後、セレク
タ３３７を制御して、物理アドレスレジスタ３４８の内
容を、メモリアドレスレジスタ３３５にセットするとと
もに、起動信号３６４を用いて、ローカルメモリ１０６
を起動する。その後、ローカルメモリ１０６からのアク
セス終了報告３６５があるまでメモリバス１１４を専有
する。

ローカルメモリ１０６から応答があると、メモリバス上
のデータを、メモリリードレジスタ３４１に取込むとと
もに、キャッシュメモリコントローラ３１０に対して、
終了報告を行なう。キャッシュメモリコン１〜ローラ３
１０は、各アクセス元に、メモリリードレジスタ３４１
の内容を転送するとともに、アクセスの終了を報告する
。

（２）ローカルメモリに対する書込みアクセスの処理手
順。

キャッシュメモリコントローラ３１０は、物理アドレス
レジスタ３４８の内容、及び、書込データレジスタ３４
６の内容を、ゲットポインタ３３９の情報に従って、そ
れぞれ、アドレスストアバッファ３２２．データストア
バッファ３３３にセットする。この時１．同時にゲット
ポインタ３３９の内容をインクリメントするとともに、
アクセス元に対して終了報告を行なう。ストアバッファ
３２２゜３３３にアクセス情報がセットされると、起動
信号３９１によって、メモリコントローラ３０９が起動
される。メモリコントローラ３０９は、セレクタ３３７
を制御し、リリースポインタ３４０の情報に基づいて、
アドレスストアバッファ３３２゜データストアバッファ
３３３の内容を、それぞれメモリアドレスレジスタ３３
５．メモリライトデータレジスタ３３６にセットする事
により、アクセス情報をメモリバス１１４にオンバスす
る。その後、メモリコントローラ３０９は、起動信号３
６４により、ローカルメモリ１０６を起動し、リリース
ポインタ３４０をインクリメントして、処理を終了する
。

（３）共有メモリに対するアクセス処理手順。

キャッシュコントローラ３１０は、書込み、読出しに係
わらず、物理アドレスレジスタ３４８の内容、及び書込
データレジスタ３４６の内容をゲットポインタ３３９の
情報に従って、それぞれ、アドレスストアバッファ３２
２．データストアバッファ３３３にセットする。この時
、前述した共有メモリアクセスに付随する付加情報（図
示せず）もアドレスストアバッファにセットする。メモ
リコントローラ３０９は、ストアバッファからの起動信
号３９１によって起動され、前記と同様にして、アクセ
ス情報をメモリバス１１４にオンバスする。その後、メ
モリコン１−ローラ３０９は、起動信号３６４により、
共有メモリポート１０７を起動する。共有メモリポー１
−１０７は、起動を受付けると、即座に応答信号３９５
により、アクセスが受付けられた事をメモリコントロー
ラ３０９に報告する。その後、共有メモリポート１０７
は、共有メモリに対して、起動処理を行なうが、その間
、メモリコントローラ３０９、及び、メモリバス１１４
は解放されており、他のアクセスを処理することが可能
となる。

共有メモリのアクセスが終了すると、共有メモリポート
１０７は、バス専有要求３６７を共有メモリコントロー
ラ３０８に転送する。共有メモリコントローラ３０８は
、動作停止要求３８１によ　　゛す、キャッシュメモリ
コントローラ３１０及び、ＤＭＡ転送系コントローラ３
０７に動作停止を要求する。キャッシュコントローラ及
び、ＤＡＭ転送コントローラは、現在実行中の処理が終
了するのを待って、共有メモリのデータ待状態へ遷移し
、共有メモリコントローラ３０８に動作を停止した事を
報告する。次に、共有メモリコントローラは、メモリバ
ス１１４を専有し、共有メモリポー１〜１０７に対して
、データ転送要求３６７を送り、共有メモリポート１０
７からの、応答３６８を受けて、メモリバス上のデータ
を、メモリリードデータレジスタ３４１に取り込み、キ
ャッシュコントローラ３１０に終了報告３８０を送る。

キャッシュコントローラ３１０は、前述と同様にして、
メモリリードデータレジスタ３４１の情報を、アクセス
元へ転送するとともに、アクセス終了報告を行って、処
理を終了する。

次に、上記アクセス手順に従って、ローカルメモリ、及
び共有メモリをアクセスする場合の、メモリバス転送タ
イミングを第４図を参照して説明する。５０１，５０３
，５０５は、メモリコン１〜ローラが、主メモリバスを
専有して、ローカルメモリの起動及びデータ受取りを行
っているサイクルである。一方、共有メモリへのアクセ
スでは、メモリバスを専有して、起動を行なうサイクル
５０２の後、一旦メモリバスを解放する。その後、共有
メモリのアクセスが終了するのを待って、データ転送の
ために、応答サイクル５０４として、メモリバスを使用
している。

次に、第５図を用いて、共有メモリポート１０７の内部
構成を説明する。アドレスバッファ６０１゜データバッ
ファ６０２、及び、アクセスファンクションバッファ６
０３は、主メモリバス上のアドレス６１２．データ６１
３．アクセスファンクション６１４を取り込むバッファ
であり、ファーストイン、ファーストアウトのアルゴリ
ズムに従って、複数のエントリにバッファリングするも
のである。ここでアクセスファンクション６１４の内容
としては、リード／ライ１へ種別、アクセスサイズ、及
びアクセス元を示す情報が含まれる。又、該バッファに
は、ゲットポインタ６０４．リリースポインタ６０５が
付属しており、ゲットポインタ６０４は、受付けたアク
セスを格納すべきエントリを示し、リリースポインタは
、共有メモリへ転送すべきエントリを示す。アクセス受
付コントローラ６０７は、メモリ管理装置１０８より、
共有メモリアクセス要求６１５を受付けると、制御信号
６３０により、アドレス６１２．データ６１３゜アクセ
スファンクション６１４をそれぞれバッファ６０１，６
０２，６０３に取込み、ゲットポインタ６０４を更新す
る。その後、応答信号６１６により、アクセスを受付け
た事をメモリ管理装置１０８に報告する。共有メモリア
クセスコントローラ６０８は、ゲットポインタ６０４と
、リリースポインタ６０５の内容を比較する比較器６０
６より、バッファ内に処理すべき情報が存在する事を検
出すると、リリースポインタ６０５の示すアクセス情報
を、共有メモリへのアドレスバス６２３゜データバス６
２４．アクセスファンクションバス６２５にオンバスし
、信号６２６により、共有メモリを起動する。共有メモ
リのアクセスが終了すると、共有メモリアクセスコント
ローラ６０８は、アクセス終了応答６２７を受け、リー
ドデータレジスタ６１０．リターンコードレジスタ６１
１に、それぞれ、共有メモリからのリードデータ６２８
゜リターンコード６２９をセットする。ここで、すター
ンコード６２９は、共有メモリアクセス中に発生したエ
ラーの詳細を示すものである。更にこの時、アクセスフ
ァンクションバッファ６０３の情報の内、アクセス元を
示す情報を、アクセス元レジスタ６０９にセットする。

その後データ転送予告信号６１７により、メモリ管理装
置１０８に、共有メモリのアクセスが終了した事を報告
する。

そして、メモリ管理装置１０８から、データ転送要求６
１８があれば、制御信８６４０により、主メモリバス上
に、リードデータ６２１．リターンコード６２２．アク
セス情報６２０をオンバスし、データ転送終了報告６１
９を行なう。

〔発明の効果〕

本発明によれば、共有メモリのアクセスと、ローカルメ
モリのアクセスが主メモリバスを時分割に使用するマル
チコンピュータシステムにおいて、プロセッサ、及び、
ＤＭＡからの共有メモリアクセスが競合した場合でも、
主メモリバスがロックされることなく、他ＤＭＡからロ
ーカルメモリのアクセスが可能となる。これによって、
入出刃部置のオーバランを避けることができる。

更に、本発明によれば、共有メモリへのリード及びライ
トアクセスを、メモリ管理装置内で複数個バッファリン
グすることにより、共有メモリへの起動終了を待つこと
なく、プロセッサは、他の処理を実行する事が可能とな
る。

【図面の簡単な説明】

第１図は、本発明が適用されるマルチコンピュータシス
テムの概略図、第２図は、本発明に用いられるメモリ管
理装置の一実施例内部構成図、第３図は、ストアバッフ
ァ周辺の詳細構成図、第４図は、メモリバス転送サイク
ルの説明用図面、第５図は、共有メモリポートの内部構
成図である。

Claims

【特許請求の範囲】１、命令を解読し、データの処理を行なう演算処理装置
と、入出力装置とメモリ間のデータ転送を行なうＤＭＡ
装置と、該演算処理装置と、ＤＭＡ装置に接続され、メ
モリアクセスを管理するメモリ管理装置と、該メモリ管
理装置に主メモリバスを介して接続されたローカルメモ
リと、該主メモリバスに接続された共有メモリポートか
ら構成された複数個の基本処理装置と、各基本処理装置
の共有メモリポートにメモリバスを介して接続された共
有メモリからなるマルチコンピュータシステムにおいて
、該共有メモリポートは、該演算処理装置と該ＤＭＡ装
置から発生された共有メモリへのアクセスを蓄積する複
数のエントリからなるバッファ手段を有することを特徴
とするマルチコンピュータシステム。ム。２、命令を解読し、データの処理を行なう演算処理装置
と、入出力装置とメモリ間のデータ転送を行なうＤＭＡ
装置と、該演算処理装置と、ＤＭＡ装置に接続され、メ
モリアクセスを管理するメモリ管理装置と、該メモリ管
理装置に主メモリバスを介して接続されたローカルメモ
リと、該主メモリバスに接続された共有メモリポートか
ら構成された複数個の基本処理装置と、各基本処理装置
の共有メモリポートにメモリバスを介して接続された共
有メモリからなるマルチコンピュータシステムにおいて
、該メモリ管理装置は、共有メモリへのリード及びライ
トアクセスと、ローカルメモリへのライトアクセスを蓄
積する複数のエントリからなるバッファ手段を有するこ
とを特徴とするマルチコンピュータシステム。３、特許請求の範囲第２項記載のバッファ手段は、蓄積
されているアクセスが、共有メモリを対象とするものか
、ローカルメモリを対象とするものかを識別する識別子
を各エントリ毎に設けたことを特徴とするマルチコンピ
ュータシステム。４、特許請求の範囲第２項記載のメモリ管理装置は共有
メモリへのリード及びライトアクセスとローカルメモリ
へのライトアクセスを蓄積する複数のエントリから成り
、蓄積されているアクセスが、共有メモリを対象とする
ものか、ローカルメモリを対象とするものかを識別する
識別子を各エントリ毎に設けたバッファ手段を有し、該
識別子の内容に応じて、共有メモリに対して起動及び応
答を行うか、ローカルメモリに対して起動及び応答を行
うかを決定するようにしたことを特徴とするマルチコン
ピュータシステム。