JPH06250969A - マルチプロセッサシステムにおけるバス制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 マルチプロセッサシステムにおけるバス制御
方式に関し，バス制御を簡単な構成で効率良くすること
を目的とする。 【構成】 各プロセッサユニット(1,2) から要求される
バス支配権を調停するバス調停部(3) を備え，バス支配
権を獲得したプロセッサユニット(1,2) からアクセスを
受けたスレーブユニット(4,5) は, アクセスの処理に長
時間を要する場合にはリトライ信号をプロセッサユニッ
ト(1,2) に返し，バス調停部(3) に対してはバス支配権
抑止信号を返し，バス調停部(3) はプロセッサ(1,2) か
らのバス支配権要求を抑止し，他のプロセッサユニット
(4,5) からのバス支配権要求を受け付ける構成を持つ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチプロセッサシステ
ムにおけるバス制御方法に関する。密結合型マルチプロ
セッサシステムは複数のプロセッサが主記憶および磁気
ディスク装置等のスレーブユニットを共有しているので
各プロセッサ間のスレーブユニットに対するアクセスが
システムバス上で競合するため，効率的なバス制御が必
要とされる。

【０００２】本発明は，主に密結合型プロセッサシステ
ムにおいて，複数プロセッサユニットと主記憶および磁
気ディスク装置等のスレーブユニットを接続するシステ
ムバスを効率的に制御するバス制御方法を提供する。

【０００３】

【従来の技術】従来のマルチプロセッサシステムのバス
制御は，任意のプロセッサユニットがスレーブユニット
にアクセスした時はアクセスされたスレーブユニットの
処理が終了するまでは，他のプロセッサユニットからの
スレーブユニットに対するアクセス要求は，たとえ動作
中のスレーブユニット以外のスレーブユニットに対する
アクセス要求であっても受け付けられなかった。

【０００４】図４は従来のマルチプロセッサのバス制御
方式を示す。図において，１００はプロセッサユニット
１，１０１はプロセッサユニット２である。１０２はバ
ス調停部であって，プロセッサユニット１（１００）と
プロセッサユニット２（１０１）によるスレーブユニッ
ト１（１０３）もしくはスレーブユニット２（１０４）
に対するアクセス要求を調停するものである。１０３は
スレーブユニット１であって，例えば，磁気ディスク装
置である。１０４はスレーブユニット２であって，例え
ば主記憶装置である。１０５はシステムバスであって，
各プロセッサユニット（１００，１０１）と各スレーブ
ユニット（１０３，１０４）を接続するものである。

【０００５】図の構成の動作を説明する。プロセッサユ
ニット１（１００）がスレーブユニット１（１０３）に
アセクスしている時にプロセッサユニット２（１０１）
がスレーブユニット２（１０４）に対してアクセス要求
をする場合について説明する。

【０００６】(1) プロセッサユニット１（１００）は
スレーブユニット１（１０３）にアクセスするため，プ
ロセッサユニット１（１００）はバス調停部１０２に対
してバス支配権要求信号を出力する。

【０００７】(2) バス調停部１０２は，その時バスの使
用状況，他のプロセッサユニットからのアクセス要求の
有無，アクセス優先順位等を考慮してバス支配権許可信
号をプロセッサユニット１（１００）に対して発行す
る。

【０００８】(3) バス支配権を獲得したプロセッサユ
ニット１（１００）はスレーブユニット１（１０３）に
アクセスしてデータ転送する。 (4) スレーブユニット１（１０３）がプロセッサユニ
ット１（１００）から転送されるデータを処理している
間に，プロセッサユニット２（１０１）がスレーブユニ
ット２（１０４）にアクセスするため，バス調停部１０
２にバス支配権要求信号を出力する。

【０００９】(5) スレーブユニット１（１０３）は，
プロセッサユニット１（１００）のデータ処理を正常終
了すれば正常応答をプロセッサユニット１（１００）に
返す。そして，プロセッサユニット１（１００）はシス
テムバス１０５を解放する。

【００１０】(6) そして，バス調停部１０２はシステ
ムバスが解放されたことを確認すると，プロセッサユニ
ット２（１０１）にバス支配権許可信号を発行する。 (7) プロセッサユニット２（１０１）はスレーブユニ
ット２（１０４）にアクセスする。

【００１１】(8) スレーブユニット２（１０４）は，
転送されたデータを正常処理したら，正常応答をプロセ
ッサユニット２（１０１）に返す。

【００１２】

【発明が解決しようとする課題】従来のマルチプロセッ
サシステムは，例えば上記のように，プロセッサユニッ
ト１（１００）がスレーブユニット１（１０３）にアク
セスした時はアクセスされたスレーブユニットの処理が
終了するまでは，プロセッサユニット１（１００）がバ
スを占有しているので，プロセッサユニット２（１０
１）は，たとえスレーブユニット２（１０４）に対する
アクセス要求であってもバス支配権を獲得することがて
きなかった。

【００１３】また，この方法の他に，バスに対するデー
タ転送サイクルをスレーブユニットの起動サイクルと応
答サイクルに分け，起動と応答の際に他のプロセッサユ
ニットの起動と応答ができるようにしたスプリット転送
によるバス制御方法がある。スプリット転送によれば前
記の問題は解決されるが，そのためには，スプリット転
送のためのバス制御インタフェースを設ける必要があ
り，従来の方法では簡単にバス制御を効率化することは
できなかった。

【００１４】本発明はマルチプロセッサシステムのバス
制御を簡単な構成で効率良くすることのできるバス制御
方法を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明は，バス支配権を
獲得したプロセッサユニットからアクセスを受けたスレ
ーブユニットは，データ処理に長時間を要する場合に
は，リトライ信号をプロセッサユニットに返すととも
に，バス調停部にはバス支配権抑止信号を返すようにし
た。そして，バス調停部は，そのプロセッサから次にな
されるバス支配権許可信号を抑止し，他のプロセッサユ
ニットからのバス支配権要求信号を優先的に受け付ける
ようにした。

【００１６】図１は本発明の基本構成を示す。図は２台
のプロセッサユニットと２台のスレーブユニットがシス
テムバスにより接続されいてるシステムを例として示
す。図において，１はプロセッサユニット１であって，
例えば磁気ディスク装置等の入出力装置である。２はプ
ロセッサユニット２である。３はバス調停部である。４
はスレーブユニット１，５はスレーブユニット２であっ
て，例えば主記憶装置である。６はシステムバスであ
る。

【００１７】プロセッサユニット１(1) において，１０
は制御部であって，バス支配権要求信号の発生，バス支
配権放棄等の制御を行うものである。スレーブユニット
１(4) において，１１は制御信号発生部であって，正常
応答信号，リトライ信号，バス支配権抑止信号等の制御
信号を発生するものである。スレーブユニット２(5)に
おいて，１２は制御信号発生部である。

【００１８】バス調停部３において，１５はバス支配権
許可信号発生部であって，各プロセッサユニット（１，
２）からバス支配権要求信号が入力された時に，システ
ムバス６の空きの有無，プロセッサユニット間の優先順
位，バス支配権抑止信号の入力の有無等を考慮してバス
支配権許可信号を発行するものである。１６はバス支配
権抑止部であって，スレーブユニット（４，５）からバ
ス支配権抑止信号が入力された場合には，そのスレーブ
ユニット（４，５）にアクセスしたプロセッサユニット
（１，２）に対してバス支配権許可信号の発行を抑止す
るものである。

【００１９】制御信号発生部１１において，１７はリト
ライ応答判定部であって，リトライ応答を行うことを判
定するものである。１８はリトライ応答信号発生部であ
って，リトライする場合にリトライ信号を発生するもの
である。１９はバス支配権抑止信号発生部であって，リ
トライ信号の発生にともなって，バス支配権抑止信号を
発生するものである。

【００２０】

【作用】図の構成の動作を説明する。プロセッサユニッ
ト１(1) から転送されたデータをスレーブユニット１
(4) が処理している間にプロセッサユニット２(2) から
スレーブユニット２(5) に対してアクセス要求をする場
合を例として説明する。

【００２１】(1) プロセッサユニット１(1) は，スレ
ーブユニット１(4) にアクセスするため，バス調停部
(3) にバス支配権要求信号を出力する。 (2) バス調停部(3) はプロセッサユニット１(1) に対
してバス支配権許可信号を発行する。

【００２２】(3) プロセッサユニット１(1) はスレー
ブユニット１(4) にアクセスし，データを転送する。 (4) ，(5) スレーブユニット１(4) において，転送さ
れたデータ処理に長時間を要する場合には，リトライ応
答判定部１７はリトライ応答を判定し，リトライ応答信
号発生部１８にリトライ信号の発生を指示し，バス支配
権抑止信号発生部１９にはバス支配権抑止信号の発生を
指示する。そしてリトライ応答信号発生部１８は，プロ
セッサユニット１(1) に対してリトライ信号を出力す
る。また，バス支配権抑止信号発生部１９はバス調停部
(3) にプロセッサユニット１(1) のバス支配権要求を抑
止するバス支配権抑止信号を出力する。バス支配権抑止
信号はスレーブユニット１(4) において，受け付けたデ
ータ処理を終了すると解除される。

【００２３】(6) バス調停部(3) はバス支配権抑止信
号が入力されたことにより，バス支配権許可信号発生部
５はプロセッサユニット１(1) からバス支配権要求信号
が入力されても，プロセッサユニット１(1) に対するバ
ス支配権許可信号の発行を抑止する。

【００２４】(7) プロセッサユニット１(1) の制御部
１０は，スレーブユニット１(4) からのリトライ信号入
力によりバス支配権を放棄し，再度，バス調停部(3) に
対してバス支配権要求信号を出力する。しかし，バス調
停部(3) において，バス支配権許可信号発生部５は，プ
ロセッサユニット１(1) に対するバス支配権許可信号の
発生を抑止しているので，プロセッサユニット１(1)
は，すぐにはバス支配権許可信号を獲得できない。

【００２５】(8) その間にプロセッサユニット２(2)
がバス調停部３に対してバス支配権要求信号を出力した
とする。バス支配権許可信号発生部１５はプロセッサユ
ニット２(2) に対して優先的にバス許可信号を発行す
る。

【００２６】(9) プロセッサユニット２(2) はスレー
ブユニット２(5) にアクセスし，データを転送する。 (10) スレーブユニット２(5) は，データ処理を正常終
了すると正常応答をプロセッサユニット２(2) に返す。
その後，プロセッサユニット１(1) からのバス支配権要
求信号が受け付けられ，プロセッサユニット１(1) に対
してバス支配権許可信号が発行される。そして，プロセ
ッサユニット１(1) はスレーブユニット１(4) にアクセ
スする。スレーブユニット１(4) はアクセスが最初にな
されたものと同等であることを判定し，正常応答を返
す。

【００２７】なお，上記の構成において，スレーブユニ
ット２(5) もスレーブユニット１(4) と同じ機能を有す
る。本発明によれば，データ転送をうけたスレーブユニ
ットにおいてデータ処理している間に他のプロセッサユ
ニットからバス支配権要求が成された場合，そのプロセ
ッサユニットはバス支配権を優先的に獲得できるので待
たされることがない。そのため，本発明によれば，マル
チプロセッサシステムにおけるシステムバスの利用効率
を向上させることができる。

【００２８】

【実施例】図２は本発明のバス調停部の実施例を示す。
図において，３はバス調停部，２４はバス支配権許可信
号発生部である。２５はバス支配権抑止部であって，バ
ス支配権許可信号２の発生を抑止するものである。２
５’はバス支配権抑止部であって，バス支配権許可信号
１の発生を抑止するものである。

【００２９】バス支配権要求信号１，バス支配権要求信
号２は，それぞれプロセッサユニット１，プロセッサユ
ニット２からのバス支配権要求信号である。バス支配権
抑止信号１，バス支配権抑止信号２はそれぞれプロセッ
サユニット１，プロセッサユニット２に対するバス支配
権抑止信号である。バス支配権許可信号１，バス支配権
許可信号２はそれぞれプロセッサユニット１，プロセッ
サユニット２に対するバス支配権許可信号である。バス
ビジー信号はプロセッサユニットがバスを専有している
間に発生される信号である。

【００３０】図の構成は，バス支配権要求信号１がバス
支配権要求信号２に優先してバス支配権許可信号を出力
する。バス支配権抑止部２５は，バス支配権要求信号２
が論理「１」でプロセッサユニット２からバス支配権が
要求されていても，バス支配権抑止信号「１」もしくは
バス支配権要求信号「１」が入力されている場合には
「０」を出力し，バス支配権許可信号２は「０」出力と
なり，プロセッサユニット２側にはバス支配権許可信号
は出力されない。

【００３１】そして，バス支配権抑止部２５は，バス支
配権要求信号２が「１」でバス支配権抑止信号１が
「０」およびバス支配権要求信号１が「０」で，バス調
停禁止信号が「０」の場合にのみ，バス支配権許可信号
２が「１」で出力される。

【００３２】バス支配権許可信号２はバス調停禁止信号
が「１」の時，「１」を保持する。そして，バス調停禁
止信号が「０」になった時，バス支配権許可信号２は
「０」で変更され，「０」を保持する。

【００３３】バス支配権抑止部２５’は，バス支配権要
求信号１が「１」でプロセッサユニット２側でバス支配
権が要求されていても，バス支配権抑止信号１が「１」
でセットされている場合には「０」を出力し，バス支配
権許可信号１は「０」出力となり，プロセッサユニット
１側にはバス支配権許可信号は出力されない。

【００３４】また，バス支配権要求信号１が「１」で，
バス支配権抑止信号１が「０」の場合にはバス支配権抑
止部２５’の出力は「１」となり，バス調停禁止信号が
「０」の場合に，バス支配権許可信号１が「１」で出力
される。

【００３５】バス支配権許可信号１はバス調停禁止信号
が「１」の時，「１」を保持する。そして，バス調停禁
止信号が「０」になった時，バス支配権許可信号２は
「０」に変更され，「０」を保持する。

【００３６】バス支配権要求信号２が受け入れられる場
合（ゲート５０の出力が「０」）もしくは バス支配権
要求信号１が受け入れられる場合（ゲート５１の出力が
「０」）もしくはバスビジー信号が「１」であってゲー
ト５２の出力が「０」の場合に，バス調停禁止信号は
「１」が保持される。そして，バスビジー信号が「０」
になるとバス調停禁止信号は「０」に変更され，「０」
を保持する。

【００３７】図３は本発明のタイムチャートの例であ
る。図は，図１の構成におけるプロセッサユニット１
(1) がスレーブユニット１(4) にアクセス要求すると，
同時にプロセッサユニット２(2) がスレーブユニット２
(5) にアクセス要求をした場合のタイムチャートを示
す。

【００３８】バス支配権要求信号１，バス支配権許可信
号１，バス支配権抑止信号１はそれぞれプロセッサユニ
ット１(1) とバス調停部３，スレーブユニット１(4) と
バス調停部３との間のものである。バス支配権要求信号
２，バス支配権許可信号２，バス支配権抑止信号２はそ
れそれプロセッサユニット２(2) とバス調停部３，スレ
ーブユニット２(5) とバス調停部３との間のものであ
る。

【００３９】図３のタイムチャートの説明をする（図１
を参照する）。 (1) タイムチャートのタイミング１（クロック１）に
おいて，プロセッサユニット１(1) からバス支配権要求
信号１とプロセッサユニット２(2) からバス支配権要求
信号２が同時に出力される。

【００４０】(2) タイムチャートのタイミング２にお
いて，バス調停部３はバス支配権要求信号１を優先して
バス支配権許可信号１を発行する。また，同時に，バス
調停部３の内部信号であるバス調停禁止信号をセットす
る。バス調停禁止信号はバスビジー信号がなくなるまで
バス調停を禁止するためのものである。

【００４１】(3) タイムチャートのタイミング２では
バスビスジー信号がセットされていないのでバス調停禁
止信号がリセットされる。プロセッサユニット１(1) は
バス支配権許可信号１を受け取るとバス支配権要求信号
１をリセットする。そして，バスビジー信号をセット
し，スレーブユニット１(4) 対してアクセスし，システ
ムバス６を介してデータを転送する。

【００４２】(4) タイムチャートのタイミング４で
は，バス調停禁止信号がリセットされているので再度調
停がなされ，バス支配権許可信号２が発行される。そし
て，バス調停禁止信号がセットされる。

【００４３】(5) タイムチャートのタイミング６でス
レーブユニット１(4) はリトライ応答をする。同時に，
スレーブユニット1(4)はバス支配権抑止信号をバス調停
部３に出力し，セットする。

【００４４】(6) タイムチャートのタイミング７でプ
ロセッサユニット１(1) はスレーブユニット1(4)からの
リトライ信号を受け取ると，データ転送を終結する。そ
して，バスビジー信号はリセットされる。そして，プロ
セッサユニット１(1) はリトライを実行するために再度
バス支配権要求信号１をセットする。

【００４５】(7) タイムチャートのタイミング８で，
バスビジー信号のリセットにより，バス調停禁止信号が
リセットされる。また，プロセッサユニット２(2) はバ
スビジー信号がリセットされたのを確認してスレーブユ
ニット２(5) に対してデータ転送を開始する。

【００４６】(8) タイムチャートのタイミング９で，
バス支配権抑止信号１がセットされているので，バス支
配権許可信号はセットされない。 (9) タイムチャートのタイミング１１で，スレーブユ
ニット２(5) から正常応答が返る。

【００４７】(10) タイムチャートのタイミング１２で
プロセッサユニット２(2) はスレーブユニット２(5) か
らの正常応答を受けて転送を終了する。 (11) タイムチャートのタミング１３でスレーブユニッ
ト1(4)がプロセッサユニット１(1) から転送されたデー
タの処理が終了される。そして，スレーブユニット１
(4) から出力されているバス支配権抑止信号がリセット
される。

【００４８】(12) タイムチャートのタイミング１４で
バス調停が行われ，バス支配権許可信号１がプロセッサ
ユニット１(1) に発行され，バス調停禁止信号がセット
される。

【００４９】(13) タイムチャートのタイミング１５で
バス支配権許可信号を受け取ったプロセッサユニット１
(1) は再度スレーブユニット１(4) にアクセスする。 (14) タイムチャートのタイミング１６で，スレーブユ
ニット1(4)は最初のアクセスと同等であることを確認し
て，すぐに正常応答を返す。

【００５０】本発明によれば，バス支配権抑止信号を出
力している間，他のプロセッサユニットからのデータ転
送が実行可能となる。前記タイムチャートの例ではバス
支配権抑止信号はタイムチャートのタイミング６から１
２までセットされ，その間にプロセッサユニット２が一
度だけアクセスしているが，スレーブユニット１がもっ
と時間のかかる装置の場合には，バス支配権抑止信号の
セットされている期間も長くなり，その間にプロセッサ
ユニット１は何回かアクセスできるようになる。特に，
プロセッサユニット１が磁気ディスク装置のような入出
力装置でプロセッサユニット２が主記憶装置のような場
合には効率的にシステムが運用されることとなる。

【００５１】また，スレーブユニット１がアクセスされ
ている間に，プロセッサユニット２もスレーブユニット
１をアクセスする場合がある。このような場合にはスレ
ーブユニット１の構成によっては，そのアクセスを受け
付けることも可能であり，受け付けずにリトライ応答を
返すことも可能である。そのため，第３のプロセッサユ
ニットがあるシステムの場合には，プロセッサユニット
２が受け付けられるまでバス支配権抑止信号をセットす
るようにしておけば，第３のプロセッサユニットからの
アクセスが待たされることがなく，有効にバス利用がな
されることとなる。

【００５２】

【発明の効果】本発明によれば，スプリットバス制御イ
ンタフェースのような特別なインタフェースを使用する
ことなく，マルチプロセッサシステムにおけるシステム
バスの制御を簡単な構成で効率良く行うことが可能とな
る。

【図面の簡単な説明】

【図１】本発明の基本構成を示す図である。

【図２】本発明のバス調停部の実施例を示す図である。

【図３】本発明のタイムチャートの例を示す図である。

【図４】従来のマルチプロセッサシステムのバス制御方
式を示す図である。

【符号の説明】

１：プロセッサユニット１ ２：プロセッサユニット２ ３：バス調停部 ４：スレーブユニット１ ５：スレーブユニット２ ６：システムバス １０：制御部 １１：制御信号発生部 １２：制御信号発生部 １５：バス支配権許可信号発生部 １６：バス支配権抑止部 １７：リトライ応答判定部 １８：リトライ応答信号発生部 １９：バス支配権抑止信号発生部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサユニット(1,2) と複数
   のスレーブユニット(4,5) がシステムバス(6) を介して
   接続されたマルチプロセッサシステムにおけるバス制御
   方法において，各プロセッサユニット(1,2) から要求さ
   れるバス支配権を調停するバス調停部(3) を備え，バス
   支配権を獲得したプロセッサユニット(1,2) からアクセ
   スを受けたスレーブユニット(4,5) は, 該アクセスの処
   理に長時間を要する場合にはリトライ信号を該プロセッ
   サユニット(1,2) に返し，バス調停部(3) に対してはバ
   ス支配権抑止信号を返し，バス調停部(3) は該プロセッ
   サ(1,2) からのバス支配権要求を抑止し，他のプロセッ
   サユニット(4,5) からのバス支配権要求を受け付けるよ
   うにすることを特徴とするマルチプロセッサシステムに
   おけるバス制御方法。