JPH11353286A - マルチプロセッサおよびそのバス使用権の決定方法 - Google Patents

マルチプロセッサおよびそのバス使用権の決定方法

Info

Publication number
JPH11353286A
JPH11353286A JP15922398A JP15922398A JPH11353286A JP H11353286 A JPH11353286 A JP H11353286A JP 15922398 A JP15922398 A JP 15922398A JP 15922398 A JP15922398 A JP 15922398A JP H11353286 A JPH11353286 A JP H11353286A
Authority
JP
Japan
Prior art keywords
bus
master
module
bus master
designated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15922398A
Other languages
English (en)
Inventor
Masahiro Yasue
正宏 安江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15922398A priority Critical patent/JPH11353286A/ja
Publication of JPH11353286A publication Critical patent/JPH11353286A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 バスマスタの指定にかかる時間を短縮でき、
通信の高速化を実現できるマルチプロセッサおよびその
バス使用権の決定方法を提供する。 【解決手段】 独立に動作する複数のモジュール、例え
ば、プロセッサエレメントPE1,PE2,…,PEN
およびバス調停回路(アービタ)40からなるマルチプ
ロセッサにおいて、何れか一つまたは複数のモジュール
からバス使用要求が出されたとき、アービタ40により
一つのモジュールをバスマスタに指定する。指定された
バスマスタが共有バス30を用いて他のモジュールとの
通信を行い、通信が終了したとき、バス使用要求をした
モジュールから次のバスマスタを指定する。また、共有
バス30を開放するか、アービタ40を次のバスマスタ
として指定することも可能なので、バスマスタの指定に
かかる時間を短縮でき、マルチプロセッサにおける通信
の高速化を実現できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数のモジュー
ル、例えば、プロセッサエレメントが共通のバスを用い
て相互間の情報伝達を行うマルチプロセッサおよびその
バス使用権の決定方法に関するものである。
【0002】
【従来の技術】マルチプロセッサシステムの共有バス
は、複数のモジュール、例えば、プロセッサエレメント
(PE)などによって使用される。同時に複数のモジュ
ールがバスに送信すると、信号の識別ができなくなり、
情報の伝達が正確に行えなくなる。このため、複数のモ
ジュールによりバス使用の要求が出されたとき、その内
の何れか一つを選択して、それにバスの使用権を与える
ことが必要である。そして、当該選択されたモジュール
によるバスの使用が終了したとき、次のモジュールを選
択して、それにバスの使用権を与える。
【0003】通常、バス使用要求を出した複数のモジュ
ールから一つだけを選択して、それにバス使用権を与え
る選択方法としては、バスを使用するモジュールが要求
信号をバスに送信し、バスに接続されている共通の調停
回路、または個々のモジュールに設けられたバス調停器
によって、どの要求を許可するかを決定する方法、いわ
ゆるバス使用権の集中管理または分散管理方法と、バス
の使用権を管理するバスコントローラがモジュールに対
して要求を保留しているかどうかを確かめるポーリング
法がある。
【0004】
【発明が解決しようとする課題】ところで、上述した従
来のマルチプロセッサにおけるバス使用権の決定方法に
おいて、例えば、調停手段によるバス使用権を管理する
場合に、予め各モジュールに固有の優先順位を割り当て
る方法とシステムの状況に応じて異なる優先順位を割り
当てる方法がある。この前者では、高い優先順位を割り
当てられたモジュールが常にバスを占有する可能性があ
り、公平なバス資源の割り当てが実現できない。後者で
は公平な選択が実現可能であるが、バス調停手段がモジ
ュールからの要求を受け取り、1つのモジュールを選択
し、この結果をモジュールに伝えるという処理が不可欠
であり、バスを使用するモジュールを決定する時間がか
かるという不利益がある。
【0005】また、ポーリング法では、バスコントロー
ラが個々のモジュールがバス使用の要求を出しているか
どうかを1つずつ調べる必要があるため、バスを使用す
るモジュールを決定する時間を短縮することは難しいと
いう不利益がある。
【0006】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、バス使用権の決定を高速に行う
ことができ、通信の高速化を実現できるマルチプロセッ
サおよびそのバス使用権の決定方法を提供することにあ
る。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明のマルチプロセッサは、共通のバスに接続さ
れ、当該バスを介して相互間の情報伝達が行われる複数
のモジュールの何れか一つが、当該バスを優先的に使用
することができるバスマスタとして指定されるマルチプ
ロセッサであって、上記各モジュールに設けられ、上記
バスマスタとして上記バスを使用しているモジュールが
上記バスの使用が終了したとき、次のバスマスタを指定
する制御手段を有する。
【0008】また、本発明のマルチプロセッサは、共通
のバスに接続され、当該バスを介して相互間の情報伝達
が行われる複数のモジュールの何れか一つが、当該バス
を優先的に使用することができるバスマスタとして指定
されるマルチプロセッサであって、一つ若しくは複数の
モジュールからバス使用要求が出されたとき、バス使用
要求をしたモジュール若しくは優先順位のもっとも高い
モジュールをバスマスタとして指定し、バス使用権を与
えるバス調停手段と、上記各モジュールに設けられ、上
記バスマスタに指定された上記モジュールが上記バスの
使用が終了したとき、次のバスマスタを指定する制御手
段とを有する。
【0009】また、好適には、上記各モジュールおよび
上記バス調停手段にそれぞれのモジュールおよびバス調
停手段を認識するための識別番号が割り当てられ、上記
各モジュールおよび上記バス調停手段は、上記バスマス
タとして上記バスの使用が終了したとき次のバスマスタ
に指定するモジュール若しくは上記バス調停手段の上記
識別番号を上記バスに送信する送信手段を有する。
【0010】また、本発明のマルチプロセッサのバス使
用権の決定方法は、一つまたは複数の上記モジュールか
らバス使用要求が出されたとき、バス使用要求をしたモ
ジュール若しくは優先順位のもっとも高いモジュールを
バスマスタとして指定し、当該バスマスタにバス使用権
を与え、上記バスマスタが上記バスの使用が終了したと
き、次のバスマスタを指定し、それに上記バス使用権を
与える。
【0011】さらに、本発明では、好適には、上記バス
マスタは、上記バスの使用が終了したとき、上記バスの
使用を要求するモジュールがない場合に、上記バスを開
放させる。
【0012】本発明によれば、複数のモジュール、例え
ば、プロセッサエレメントおよびバス調停手段が共通に
バスに接続されているマルチプロセッサにおいて、バス
を占有しているバスマスタが当該バスの使用が終了した
とき、他のモジュールからのバス使用要求に応じて、次
のバスマスタが指定される。このようにバスマスタによ
り直接次のバスマスタが指定されることにより、バス調
停手段によるバスマスタの指定に比べて、バス使用権の
決定にかかる時間が短縮される。
【0013】バスマスタがバスの使用が終了したとき、
バス使用を要求するモジュールがない場合に、バス調停
手段を次のバスマスタとして指定するか、または各モジ
ュールからのバス使用要求に応じて次のバスマスタを指
定する。なお、このとき、次のバスマスタを指定せず、
バスを開放することも可能である。開放状態にあるバス
に何れか一つまたは複数のモジュールからバス使用要求
が出された場合に、バス調停手段またはソフトウェアに
よって、次のバスマスタが指定され、それにバスの使用
権が与えられる。さらに、本発明のマルチプロセッサに
おいては、ソフトウェアによって次のバスマスタを指定
するか、またはバス調停手段によって次のバスマスタを
指定するかの何れかを決定することができる。
【0014】
【発明の実施の形態】図1は本発明に係るマルチプロセ
ッサの一実施形態を示す回路図である。図示のように、
本実施形態のマルチプロセッサは、共有バス30に接続
されているN(N≧2、Nは整数)個のプロセッサエレ
メント(PE)20_1,20_2,…,20_Nおよ
び一つのアビータ(Arbiter,以下、バス調停回
路という)40により構成されている。
【0015】各プロセッサエレメント20_1,20_
2,…,20_Nは、他のプロセッサエレメントに独立
してそれぞれ所定の演算および処理を行う。また、各プ
ロセッサエレメントは、共有バス30を介して相互間の
情報伝達、即ち、通信を行うことができる。
【0016】共有バス30に接続されているプロセッサ
エレメント20_1,20_2,…,20_Nをそれぞ
れモジュールとする。なお、モジュールはプロセッサエ
レメントに限定されることなく、例えば、メモリなどで
もモジュールを構成することができる。また、バス調停
回路40も一つのモジュールとする。ここで、バスの使
用権を持つモジュールをバスマスタと呼ぶ。バス競合が
生じたとき、即ち、同時に複数のモジュールにより共有
バス30の使用が要求されたとき、一つのモジュールの
みがバスマスタとして指定され、それにバスの使用権が
与えられる。そして、当該バスマスタによる共有バス3
0の使用が終了したあと、次のバスマスタが指定され、
指定されたバスマスタによって共有バス30が使用され
る。以下、本実施形態におけるバスマスタの指定に関し
て、図面を参照しつつ、詳細に説明する。
【0017】図1に示すマルチプロセッサにおいて、各
プロセッサエレメント20_1,20_2,…,20_
Nとバス調停回路40には、それぞれ固有の番号が割り
当てられている。なお、当該番号は共有バス30に接続
されている複数のモジュールの識別番号として用いるこ
とができる。共有バス30にはバス要求信号(リクエス
ト信号)、バスの使用を承諾するアック信号、ビジー信
号、指定信号、アドレス信号など種々の異なる信号が転
送される。これらの信号は各プロセッサエレメントのバ
スインターフェースを介してそれぞれのプロセッサエレ
メントに入力され、または、各プロセッサエレメントか
ら共有バス30に送信される。
【0018】図2は、共有バス30を使用するプロセッ
サエレメントの状態遷移図である。図示のように、ま
ず、初期状態として、共有バス30を使用するすべての
プロセッサエレメント20_1,20_2,…,20_
Nは通常の状態10、即ち、何れのプロセッサエレメン
トも共有バス30を使用していない状態にあるとする。
プロセッサエレメント20_p(p=1,2,…,N)
は、例えば、CPUコア(CPU core)から共有
バス30を使用するバス要求を受けると(ステップ10
0)、共有バス使用待機状態11になる。共有バス使用
待機状態11にあるプロセッサエレメント20_pは、
共有バス30の状態を監視し、バス30が解放される
と、バス調停回路40にリクエスト信号を出力し(ステ
ップ101)、バス調停回路40からバス使用を承認す
るアック信号を待つアック信号待ち状態12に保持され
る。
【0019】バス調停回路40は共有バス30に出力さ
れるリクエスト信号を監視し、複数のプロセッサエレメ
ントからリクエスト信号が出力された場合には、一つの
プロセッサエレメントのみを選択して、それにアック信
号を返す。プロセッサエレメントがリクエスト信号を出
力して、アック信号を受け取るまでの時間をアービトレ
ーション・レーテンシ(調停により生じた遅延)とい
う。
【0020】次に、リクエスト信号を出力してアック信
号待ち状態12にあるプロセッサエレメントは、バス調
停回路40からアック信号を受け取ると(ステップ10
2)、アック信号待ち状態12からバスマスタ通信状態
13に状態が変化する。即ち、リクエスト信号を送信
し、バス調停回路40からアック信号を受け取ったプロ
セッサエレメントは、バス30の使用権を獲得してバス
マスタとなる。当該バスマスタは、共通バス30を使用
して通信を開始する。
【0021】一方、アック信号待ち状態12にあるプロ
セッサエレメントにおいて、ステップ103に示すよう
に、バス調停回路40から他のプロセッサエレメントへ
アック信号が送信されたとき、再び共有バス使用待機状
態11に戻る。
【0022】ここで、共有バス30の使用権を得たプロ
セッサエレメント、即ち、バスマスタは通信状態13に
おいて、共有バス30を介して他のモジュールに対して
通信を行う。通信が終了すると、図2に示すステップ1
04の処理が行われ、バスマスタ指定信号とともに次に
バスマスタとなるプロセッサエレメントの識別番号を共
有バス30に送信する。なお、このときバス開放信号を
送信することもできる。バスマスタ指定信号またはバス
開放信号の何れかを送信したあと、バスマスタは、バス
マスタ通信状態13から、通常状態10に戻る。
【0023】前述したように、共有バス30に接続され
ているプロセッサエレメントにそれぞれ固有の番号が割
り当てられている。ここで、当該固有番号がそのプロセ
ッサエレメントの識別番号として用いられる。即ち、通
信が終了したバスマスタは、バスマスタ指定信号ととも
に、次のバスマスタの固有番号をバス30に送信する。
【0024】共有バス使用待機状態11にあり、固有番
号が指定されたプロセッサエレメントは、ステップ10
5に示すように、バス使用待機状態11から通信状態1
3に遷移し、次のバスマスタとなる。ここで、共有バス
30からの指定信号および番号によりバスマスタとして
指定されたプロセッサエレメントは、即座に通信を開始
することができるため、アービトレーション・レーテン
シはまったくない。
【0025】バスマスタにおいて、通信が終了したあと
バス開放信号が送られると、バスマスタが存在せず、共
有バス30は使用されていない状態となる。このとき、
共有バス30を使用するプロセッサエレメントはバス調
停回路40にリクエスト信号を出力することができる。
この場合、バスマスタの選択はバス調停回路40によっ
て行われるため、通信状態13になるまでアービトレー
ション・レーテンシが存在する。
【0026】図3は、プロセッサエレメント20_1,
20_2,…,20_Nが同時にバス使用要求を送信し
た場合の共有バス30の信号変化を示す波形図である。
なお、図3では、一例として、最初にバス調停回路40
によってプロセッサエレメント20_1(PE1)をバ
スマスタとして選択され、プロセッサエレメント20_
1における通信が終わった後プロセッサエレメント20
_2(PE2)が次のバスマスタとして選択され、さら
に、プロセッサエレメント20_2によって次のバスマ
スタとしてプロセッサエレメント20_3(PE3)が
選択される場合の信号波形を例示している。
【0027】図示のように、共有バス30を使用するプ
ロセッサエレメントによって、共有バス30にバス使用
要求信号、即ち、リクエスト信号が送信される。なお、
ここで、共有バス30に複数のプロセッサエレメント、
例えば、図3の例においては、プロセッサエレメントP
E1,PE2およびPE3からのリクエスト信号が送信
されている。
【0028】バス調停回路40は、複数のプロセッサエ
レメントからのバス使用要求を受けて、予め決めた選択
方法によって一つのプロセッサエレメントをバスマスタ
として選択する。なお、ここで、バスマスタの選択方法
を特に限定されるものではなく、例えば、各モジュール
に予め割り当てた優先順位に基づき、最も優先順位の高
いモジュールを指定する方法によって選択することがで
きる。さらに、バス資源の公平な割り当てを図るため
に、各モジュールに割り当てた優先順位を一定の条件に
基づき変更することも考えられる。
【0029】バス調停回路40は、一つのプロセッサエ
レメント、例えば、PE1をバスマスタとして選択した
場合に、共有バス30を経由してPE1にバスの使用を
承諾するアック信号を送信する。プロセッサエレメント
PE1は、当該アック信号を受信すると、バスマスタと
してバスを占有し、他のモジュールとの通信を行う。図
3に示すように、各プロセッサエレメントからリクエス
ト信号を送信してから、所定のプロセッサエレメントが
バスマスタに指定されるまで、アービトレーション・レ
ーテンシという時間の遅延が生じる。
【0030】バスマスタとしてバスを占有するPE1が
バスの使用が終了したとき、バス使用要求を出した他の
プロセッサエレメントの優先順位などに基づき、次のバ
スマスタを決定する。ここで、例えば、PE2は、次の
バスマスタとして選択されたとする。図3に示すよう
に、PE1が通信が終了したとき、共有バス30に指定
信号を送信し、同時にアドレス信号を送信する。なお、
ここで、アドレス信号は、例えば、PE2に割り当てら
れたアドレスデータまたはPE2の識別番号で構成する
ことができる。
【0031】バスマスタに指定されたPE2は、バスを
介して他のモジュールとの通信を行う。そして、通信が
終了したとき、次のバスマスタを決定する。ここでは、
プロセッサエレメントPE2における次のバスマスタの
決定方法は、上述したPE1とほぼ同様に行われる。即
ち、バス使用要求を出した他のプロセッサエレメントの
優先順位などに基づき、次のバスマスタを決定する。
【0032】プロセッサエレメントPE3が次のバスマ
スタとして選択されたとき、PE2により共有バス30
に指定信号とアドレス信号が送信される。アドレス信号
はPE3のアドレスデータまたはPE3の識別番号によ
り構成できる。バスマスタとして指定されたPE3は、
バスを経由して他のモジュールと通信を行ったあと、次
のバスマスタを指定する。なお、各プロセッサエレメン
トにおいて、次のバスマスタを指定できない場合に、共
有バス30を開放させるバス開放信号を出力する。
【0033】図3の例において、例えば、PE3の通信
が終了したあと、バス使用要求をした他のモジュールが
見つからない場合に、共有バス30を使用するモジュー
ルがないものと判断し、バス開放信号をバスに送信す
る。これによって、共有バス30が開放され、次にバス
使用要求が出されたとき、バス調停回路40により、バ
スマスタが決定される。また、バス開放信号を送信する
代わりに、バス調停回路40を次のバスマスタとして指
定することも可能である。さらに、本実施形態において
は、ソフトウェアにより次のバスマスタを指定するか、
またはバス調停回路40により次のバスマスタを指定す
るかの何れかを選択することができる。
【0034】以上説明したように、本実施形態によれ
ば、独立に動作する複数のモジュール、例えば、プロセ
ッサエレメントPE1,PE2,…,PENおよびバス
調停回路(アービタ)40からなるマルチプロセッサに
おいて、バスを使用するバスマスタがない場合に、何れ
か一つまたは複数のモジュールからバス使用要求が出さ
れたとき、アービタ40により一つのモジュールをバス
マスタに指定する。指定されたバスマスタが共有バスを
用いて通信を行い、通信が終了したとき、バス使用要求
をしたモジュールから次のバスマスタを指定し、または
バス使用要求が出されていないとき、共有バス30を開
放させる。これによって、バスマスタの指定にかかる時
間を短縮でき、マルチプロセッサにおける通信の高速化
を実現できる。
【0035】なお、上述した本発明の実施形態では、共
有バス30に接続したモジュールはプロセッサエレメン
トとバス調停回路40のみであるが、メモリモジュール
などその他のモジュールと接続してもよい。また、プロ
セッサエレメントのみがバスマスタに成りうるわけでは
なく、バス調停回路40等がバスマスタになってもよ
い。例えば、あるプロセッサエレメント20_a(a≦
N、aは整数)がタスクの生成を依頼し、それをバス調
停回路40が他のプロセッサエレメントへ割り振るとい
う操作を行う場合、プロセッサエレメント20_aがタ
スク生成の依頼の通信を行った後、バス調停回路40を
バスマスタとして指定すれば、バス調停回路40は調停
をすることなくプロセッサエレメント20_a以外の他
のプロセッサエレメントとの通信を行うことが可能とな
る。
【0036】さらに、本実施形態では、バスマスタが次
のバスマスタを指定する際、指定信号とアドレス信号を
使用し、各モジュール固有の番号を用いている。これ
を、各モジュールごとに1本ずつ信号線を割り当て、そ
の信号線をアクティブにすることでバスマスタを指定す
ることも可能である。
【0037】本発明において、バスマスタの指定がプロ
セッサエレメントにより行うことが可能なため、バス調
停回路40によるバスマスタの指定に比べて、アービト
レーション・レーテンシをなくすことができる。例え
ば、次に続く通信が予め認識できる場合には、その通信
を行うモジュールをバスマスタと指定することによっ
て、調停の時間を省略できる。
【0038】
【発明の効果】以上説明したように、本発明のマルチプ
ロセッサによれば、バスマスタの指定がプロセッサエレ
メントにより行うことが可能になるため、アービトレー
ション・レーテンシをなくすことができる。これは、次
に続く通信が予め認識できる場合には、その通信を行う
モジュールをバスマスタと指定することによって、調停
の時間を省略でき、通信のオーバヘッドを少なくできる
利点がある。また、本発明のバスマスタの指定方法を利
用すれば、通信を行うモジュールの順序をソフトウェア
で操作することも可能となる。次のバスマスタが指定で
きない場合は、バスを開放することにより、従来と同様
なバス調停手段によってバスマスタを選択することがで
き、バスマスタの選択は異なる方法で実現でき、システ
ムパフォーマンスの柔軟性の向上が図れる。
【図面の簡単な説明】
【図1】本発明に係るマルチプロセッサの一実施形態を
示す回路図である。
【図2】共有バスを使用するプロセッサエレメントの状
態遷移図である。
【図3】複数のプロセッサエレメントが同時にバス要求
信号を出力したときの共有バスの信号の変化を示す波形
図である。
【符号の説明】
10…プロセッサエレメントの通常状態、11…共有バ
ス使用待機状態、12…アック信号待ち状態、13…バ
スマスタ通信状態、20_1,20_2,…,20_
N,PE1,PE2,PE3,…,PEN…プロセッサ
エレメント、30…共有バス、40…アービタ(バス調
停回路)。

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】共通のバスに接続され、当該バスを介して
    相互間の情報伝達が行われる複数のモジュールの何れか
    一つが、当該バスを優先的に使用することができるバス
    マスタとして指定されるマルチプロセッサであって、 上記各モジュールに設けられ、上記バスマスタとして上
    記バスを使用しているモジュールが上記バスの使用が終
    了したとき、次のバスマスタを指定する制御手段を有す
    るマルチプロセッサ。
  2. 【請求項2】上記各モジュールにそれぞれのモジュール
    を認識するための識別番号が割り当てられ、さらに上記
    各モジュールは、当該モジュールを上記バスマスタとし
    て上記バスの使用が終了したとき次のバスマスタに指定
    するモジュールの上記識別番号を上記バスに送信する送
    信手段を有する請求項1記載のマルチプロセッサ。
  3. 【請求項3】共通のバスに接続され、当該バスを介して
    相互間の情報伝達が行われる複数のモジュールの何れか
    一つが、当該バスを優先的に使用することができるバス
    マスタとして指定されるマルチプロセッサであって、 一つ若しくは複数のモジュールからバス使用要求が出さ
    れたとき、バス使用要求を出したモジュール若しくは優
    先順位のもっとも高いモジュールをバスマスタとして指
    定し、バス使用権を与えるバス調停手段と、 上記各モジュールに設けられ、上記バスマスタに指定さ
    れた上記モジュールが上記バスの使用が終了したとき、
    次のバスマスタを指定する制御手段とを有するマルチプ
    ロセッサ。
  4. 【請求項4】上記各モジュールおよび上記バス調停手段
    にそれぞれのモジュールおよびバス調停手段を認識する
    ための識別番号が割り当てられ、上記各モジュールおよ
    び上記バス調停手段は、上記バスマスタとして上記バス
    の使用が終了したとき次のバスマスタに指定するモジュ
    ール若しくは上記バス調停手段の上記識別番号を上記バ
    スに送信する送信手段を有する請求項3記載のマルチプ
    ロセッサ。
  5. 【請求項5】上記バスマスタは、上記バスの使用が終了
    したとき、上記バス調停手段を次のバスマスタとして指
    定する請求項3記載のマルチプロセッサ。
  6. 【請求項6】上記バスマスタは、上記バスの使用が終了
    したとき、上記バスを開放する請求項3記載のマルチプ
    ロセッサ。
  7. 【請求項7】上記バスマスタにより上記バスが開放され
    たあと、各モジュールからのバス使用要求に応じて、上
    記バス調停手段により新たなバスマスタが指定される請
    求項6記載のマルチプロセッサ。
  8. 【請求項8】上記バスマスタにより上記バスが開放され
    たあと、各モジュールからのバス使用要求に応じて、ソ
    フトウェアにより新たなバスマスタが指定される請求項
    6記載のマルチプロセッサ。
  9. 【請求項9】共通のバスに接続されている複数のモジュ
    ールに対して、バスの使用権を決定するバス使用権決定
    方法であって、 一つまたは複数の上記モジュールからバス使用要求が出
    されたとき、バス使用要求を出したモジュールまたは優
    先順位のもっとも高いモジュールをバスマスタとして指
    定し、当該バスマスタにバス使用権を与え、 上記バスマスタが上記バスの使用が終了したとき、次の
    バスマスタを指定し、当該指定したバスマスタにバス使
    用権を与えるマルチプロセッサのバス使用権の決定方
    法。
  10. 【請求項10】上記各モジュールにそれぞれのモジュー
    ルを認識するための識別番号が割り当てられ、上記バス
    マスタは、次のバスマスタに指定されるモジュールの識
    別番号を上記バスに送信することによって、次のバスマ
    スタを指定する請求項9記載のマルチプロセッサのバス
    使用権の決定方法。
  11. 【請求項11】上記バスの使用が終了したとき、バス使
    用要求を出したモジュールからバスマスタを指定するバ
    ス調停手段を次のバスマスタとして指定する請求項9記
    載のマルチプロセッサのバス使用権の決定方法。
  12. 【請求項12】上記バスマスタは、上記バスの使用が終
    了したとき、上記バスを開放する請求項9記載のマルチ
    プロセッサのバス使用権の決定方法。
  13. 【請求項13】上記バスマスタにより上記バスが開放さ
    れたあと、各モジュールからのバス使用要求に応じて、
    新たなバスマスタを指定する請求項12記載のマルチプ
    ロセッサのバス使用権の決定方法。
  14. 【請求項14】上記バスマスタにより上記バスが開放さ
    れたあと、ソフトウェアにより各モジュールからのバス
    使用要求に応じて、新たなバスマスタを指定する請求項
    12記載のマルチプロセッサのバス使用権の決定方法。
  15. 【請求項15】上記バスマスタにより上記バスが開放さ
    れたあと、ソフトウェアにより次のバスマスタを指定す
    るかまたはバス使用要求を出したモジュールからバスマ
    スタを指定するバス調停手段により次のバスマスタを指
    定するかを決定する請求項12記載のマルチプロセッサ
    のバス使用権の決定方法。
JP15922398A 1998-06-08 1998-06-08 マルチプロセッサおよびそのバス使用権の決定方法 Pending JPH11353286A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15922398A JPH11353286A (ja) 1998-06-08 1998-06-08 マルチプロセッサおよびそのバス使用権の決定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15922398A JPH11353286A (ja) 1998-06-08 1998-06-08 マルチプロセッサおよびそのバス使用権の決定方法

Publications (1)

Publication Number Publication Date
JPH11353286A true JPH11353286A (ja) 1999-12-24

Family

ID=15689037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15922398A Pending JPH11353286A (ja) 1998-06-08 1998-06-08 マルチプロセッサおよびそのバス使用権の決定方法

Country Status (1)

Country Link
JP (1) JPH11353286A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9880951B2 (en) 2013-09-06 2018-01-30 Kabushiki Kaisha Toshiba Circuit for using shared memory, and method of storing determination result of arbitration content of arbitrator of this circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9880951B2 (en) 2013-09-06 2018-01-30 Kabushiki Kaisha Toshiba Circuit for using shared memory, and method of storing determination result of arbitration content of arbitrator of this circuit

Similar Documents

Publication Publication Date Title
EP0706137B1 (en) Queued arbitration mechanism for data processing system
KR910001790B1 (ko) 디지탈 컴퓨터 시스템에서의 통신로 제어 할당용 중재 장치 및 이의 중재 방법
JPH0844681A (ja) 複数の処理装置により共用される資源の集中管理
JPS61109164A (ja) バス制御方法
KR102285749B1 (ko) 세마포어 기능을 갖는 시스템 온 칩 및 그것의 세마포어 구현 방법
JP3589058B2 (ja) 信号通信装置および多重バス制御装置
KR100644596B1 (ko) 버스 시스템 및 그 버스 중재방법
US6782439B2 (en) Bus system and execution scheduling method for access commands thereof
US5649209A (en) Bus coupling information processing system for multiple access to system bus
US5604748A (en) Information processing apparatus for transmitting information among a plurality of nodes and arbitration method in such information processing apparatus
EP0860780A2 (en) Bus control system in a multi-processor system
US6430640B1 (en) Self-arbitrating, self-granting resource access
KR20080074545A (ko) 버스 시스템 및 그 제어 방법
US5150466A (en) Flexible distributed bus priority network
JPH11353286A (ja) マルチプロセッサおよびそのバス使用権の決定方法
KR100973419B1 (ko) 버스 중재 방법 및 장치
JP2647035B2 (ja) バス制御回路
JPH06149730A (ja) バスシステム,バス制御方式及びそのバス変換装置
JPH0689257A (ja) バスブリッジの調停装置
JP3317150B2 (ja) 情報処理装置
JPH0844662A (ja) 情報処理装置
JPH0844661A (ja) 情報処理装置
JP3925510B2 (ja) 信号通信装置および多重バス制御装置
KR100243868B1 (ko) 주 전산기에서의 중재로직 방법
JP2626137B2 (ja) バス制御方式