JPH05233517A - 中央制御補助プロセッサ装置 - Google Patents
中央制御補助プロセッサ装置Info
- Publication number
- JPH05233517A JPH05233517A JP6968192A JP6968192A JPH05233517A JP H05233517 A JPH05233517 A JP H05233517A JP 6968192 A JP6968192 A JP 6968192A JP 6968192 A JP6968192 A JP 6968192A JP H05233517 A JPH05233517 A JP H05233517A
- Authority
- JP
- Japan
- Prior art keywords
- central control
- control
- output devices
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 複数の入出力装置からの過度の制御処理要求
に対しても、これに有効に対応し得る中央制御補助プロ
セッサ装置を提供すること。 【構成】 複数の入出力装置３１〜に接続され，該複数
の入出力装置３１〜を中央制御装置２０に代わって直接
制御するプロセッサ回路１と、中央制御装置２０に接続
され当該中央制御装置２０に対し所定の情報交換を行う
制御バスインターフェイ回路６とを備えている。そし
て、中央制御装置２０が、必要に応じて複数の入出力装
置３１〜を直接制御するのを許容する制御バス中継回路
２を制御バスインターフェイ回路６に併設したこと。
に対しても、これに有効に対応し得る中央制御補助プロ
セッサ装置を提供すること。 【構成】 複数の入出力装置３１〜に接続され，該複数
の入出力装置３１〜を中央制御装置２０に代わって直接
制御するプロセッサ回路１と、中央制御装置２０に接続
され当該中央制御装置２０に対し所定の情報交換を行う
制御バスインターフェイ回路６とを備えている。そし
て、中央制御装置２０が、必要に応じて複数の入出力装
置３１〜を直接制御するのを許容する制御バス中継回路
２を制御バスインターフェイ回路６に併設したこと。
Description
【０００１】
【産業上の利用分野】本発明は、中央制御補助プロセッ
サ装置に係り、とくに多数の入出力装置を制御するため
の中央制御装置の機能を補助するための中央制御補助プ
ロセッサ装置に関する。
サ装置に係り、とくに多数の入出力装置を制御するため
の中央制御装置の機能を補助するための中央制御補助プ
ロセッサ装置に関する。
【０００２】
【従来の技術】従来の中央制御補助プロセッサ装置は、
中央制御装置の一部の処理を分担するためのプロセッサ
機能と、第一の制御バスを介して該中央制御装置と情報
交換が可能なプロセッサ間通信機能とを有する。このよ
うな構成にあって、多数の入出力装置を用いて実現され
る一つもしくは複数のサービス機能の実行処理は、階層
化されて大きく二分される。
中央制御装置の一部の処理を分担するためのプロセッサ
機能と、第一の制御バスを介して該中央制御装置と情報
交換が可能なプロセッサ間通信機能とを有する。このよ
うな構成にあって、多数の入出力装置を用いて実現され
る一つもしくは複数のサービス機能の実行処理は、階層
化されて大きく二分される。
【０００３】二分された上位階層は、該中央制御装置に
よって実行され、二分されたもう一方の下位階層は本中
央制御補助プロセッサ装置によって実行される。二分化
された処理は中央制御装置と中央制御補助プロセッサ装
置とのプロセッサ間通信機能によって、そのインタフェ
ースが保たれる。第二の制御バスに接続される多数の入
出力装置の直接制御は中央制御補助プロセッサ装置によ
って実施されるようになっている。
よって実行され、二分されたもう一方の下位階層は本中
央制御補助プロセッサ装置によって実行される。二分化
された処理は中央制御装置と中央制御補助プロセッサ装
置とのプロセッサ間通信機能によって、そのインタフェ
ースが保たれる。第二の制御バスに接続される多数の入
出力装置の直接制御は中央制御補助プロセッサ装置によ
って実施されるようになっている。
【０００４】
【発明が解決しようとする課題】この従来の中央制御補
助プロセッサ装置では、中央制御装置が第二制御バスに
収容される入出力装置の制御を直接実行する手段を有し
ていない。このため、サービス機能の実行処理が階層化
され得るものには問題が無いが、処理が階層化できない
サービス機能については、入出力装置の制御が実行でき
ないという問題があった。また、この問題を解決するた
めに入出力装置の制御処理のみを中央制御補助プロセッ
サ装置に分離する方法もあるが、中央制御装置が直接入
出力装置を制御する場合に比べて処理時間が増大し、処
理能力を低下させてしまうという不都合が生じていた。
助プロセッサ装置では、中央制御装置が第二制御バスに
収容される入出力装置の制御を直接実行する手段を有し
ていない。このため、サービス機能の実行処理が階層化
され得るものには問題が無いが、処理が階層化できない
サービス機能については、入出力装置の制御が実行でき
ないという問題があった。また、この問題を解決するた
めに入出力装置の制御処理のみを中央制御補助プロセッ
サ装置に分離する方法もあるが、中央制御装置が直接入
出力装置を制御する場合に比べて処理時間が増大し、処
理能力を低下させてしまうという不都合が生じていた。
【０００５】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに、複数の入出力装置からの過度の制御
処理要求に対しても、これに有効に対応し得る中央制御
補助プロセッサ装置を提供することを、その目的とす
る。
を改善し、とくに、複数の入出力装置からの過度の制御
処理要求に対しても、これに有効に対応し得る中央制御
補助プロセッサ装置を提供することを、その目的とす
る。
【０００６】
【課題を解決するための手段】本発明では、複数の入出
力装置に接続され，該複数の入出力装置を中央制御装置
に代わって直接制御するプロセッサ回路と、中央制御装
置に接続され当該中央制御装置に対し所定の情報交換を
行う制御バスインターフェイ回路とを備えた中央制御補
助プロセッサ装置において、中央制御装置が必要に応じ
て複数の入出力装置を直接制御するのを許容する制御バ
ス中継回路を制御バスインターフェイ回路に併設する等
の構成を採っている。これによって前述した目的を達成
しようとするものである。
力装置に接続され，該複数の入出力装置を中央制御装置
に代わって直接制御するプロセッサ回路と、中央制御装
置に接続され当該中央制御装置に対し所定の情報交換を
行う制御バスインターフェイ回路とを備えた中央制御補
助プロセッサ装置において、中央制御装置が必要に応じ
て複数の入出力装置を直接制御するのを許容する制御バ
ス中継回路を制御バスインターフェイ回路に併設する等
の構成を採っている。これによって前述した目的を達成
しようとするものである。
【０００７】
【実施例】以下、本発明の一実施例を図１ないし図２に
基づいて説明する。この図１ないし図２に示す実施例
は、複数の入出力装置に接続され，該複数の入出力装置
を中央制御装置に代わって直接制御するプロセッサ回路
１と、中央制御装置に接続され当該中央制御装置に対し
所定の情報交換を行う制御バスインターフェイ回路６と
を備えている。さらに、この図１に示す実施例において
は、中央制御装置が必要に応じて複数の入出力装置を直
接制御するのを許容する制御バス中継回路２を制御バス
インターフェイ回路６に併設すると共に、複数の入出力
装置に対する直接制御の競合を回避せしめる制御バス競
合調停回路３が制御バス中継回路６に併設されている。
基づいて説明する。この図１ないし図２に示す実施例
は、複数の入出力装置に接続され，該複数の入出力装置
を中央制御装置に代わって直接制御するプロセッサ回路
１と、中央制御装置に接続され当該中央制御装置に対し
所定の情報交換を行う制御バスインターフェイ回路６と
を備えている。さらに、この図１に示す実施例において
は、中央制御装置が必要に応じて複数の入出力装置を直
接制御するのを許容する制御バス中継回路２を制御バス
インターフェイ回路６に併設すると共に、複数の入出力
装置に対する直接制御の競合を回避せしめる制御バス競
合調停回路３が制御バス中継回路６に併設されている。
【０００８】これを更に詳述すると、中央制御装置２０
は、第一の制御バスによって中央制御補助プロセッサ装
置１０に接続され、中央制御補助プロセッサ１０を介し
て入出力装置３１〜３５の制御を行う。中央制御補助プ
ロセッサ１０と入出力装置３１〜３５間は、第二の制御
バスによって接続されている（図２参照）。
は、第一の制御バスによって中央制御補助プロセッサ装
置１０に接続され、中央制御補助プロセッサ１０を介し
て入出力装置３１〜３５の制御を行う。中央制御補助プ
ロセッサ１０と入出力装置３１〜３５間は、第二の制御
バスによって接続されている（図２参照）。
【０００９】図１は本発明の一実施例の中央制御補助プ
ロセッサ装置１０のブロック図である。第一の制御バス
は、制御バス中継回路２によって第二の制御バスへ接続
されている。中央制御装置の一部処理を分担，実行する
プロセッサ回路１は、制御バスインタフェース回路６と
第一の制御バスを介して中央制御装置２０と接続される
とともに、中央制御装置２０との通信を実現する通信メ
モリ５と接続される。一方、プロセッサ回路１は、ゲー
ト回路４を介して第二の制御バスへ接続され、プロセッ
サ回路１による入出力装置３１〜３５の制御を可能とす
る。制御バス競合調停回路３は、制御バス中継回路２と
ゲート回路４に接続され、中央制御装置２０又は中央制
御補助プロセッサ装置１０による入出力装置３１〜３５
の制御実行時、第二の制御バスの使用をそれぞれに許可
する。
ロセッサ装置１０のブロック図である。第一の制御バス
は、制御バス中継回路２によって第二の制御バスへ接続
されている。中央制御装置の一部処理を分担，実行する
プロセッサ回路１は、制御バスインタフェース回路６と
第一の制御バスを介して中央制御装置２０と接続される
とともに、中央制御装置２０との通信を実現する通信メ
モリ５と接続される。一方、プロセッサ回路１は、ゲー
ト回路４を介して第二の制御バスへ接続され、プロセッ
サ回路１による入出力装置３１〜３５の制御を可能とす
る。制御バス競合調停回路３は、制御バス中継回路２と
ゲート回路４に接続され、中央制御装置２０又は中央制
御補助プロセッサ装置１０による入出力装置３１〜３５
の制御実行時、第二の制御バスの使用をそれぞれに許可
する。
【００１０】実行処理が階層化され中央制御装置２０と
中央制御補助プロセッサ装置１０が処理を分担する場合
は、制御バスやインタフェース回路６と通信メモリ５を
介して中央制御装置２０と中央制御補助プロセッサ装置
１０とが通信を行う。この場合、入出力装置３１〜３５
の制御は中央制御補助プロセッサ装置１０が受け持ち、
ゲート回路４と第二の制御バスを介してプロセッサ回路
１が実行する。この場合もゲート回路４は、制御バス競
合調停回路３へ第二の制御バスの使用権を要求し、その
許可を受ける。
中央制御補助プロセッサ装置１０が処理を分担する場合
は、制御バスやインタフェース回路６と通信メモリ５を
介して中央制御装置２０と中央制御補助プロセッサ装置
１０とが通信を行う。この場合、入出力装置３１〜３５
の制御は中央制御補助プロセッサ装置１０が受け持ち、
ゲート回路４と第二の制御バスを介してプロセッサ回路
１が実行する。この場合もゲート回路４は、制御バス競
合調停回路３へ第二の制御バスの使用権を要求し、その
許可を受ける。
【００１１】一方、実行処理が階層化できないものは中
央制御装置２０だけで処理され、中央制御補助プロセッ
サ装置１０はバス中継回路として機能する。すなわち、
中央制御装置２０は、制御バス中継回路２を介して直接
第二の制御バス上の入出力装置３１〜３５の制御を行
う。この場合、制御バス中継回路２は制御バス競合調停
回路３へ第二の制御バスの使用権を要求し、その許可を
受ける。通常、前記の動作は時間的に同時進行するが、
第二の制御バスは制御バス競合調停回路３によって中央
制御装置２０とプロセッサ回路１によって時分割に使用
されることになる。
央制御装置２０だけで処理され、中央制御補助プロセッ
サ装置１０はバス中継回路として機能する。すなわち、
中央制御装置２０は、制御バス中継回路２を介して直接
第二の制御バス上の入出力装置３１〜３５の制御を行
う。この場合、制御バス中継回路２は制御バス競合調停
回路３へ第二の制御バスの使用権を要求し、その許可を
受ける。通常、前記の動作は時間的に同時進行するが、
第二の制御バスは制御バス競合調停回路３によって中央
制御装置２０とプロセッサ回路１によって時分割に使用
されることになる。
【００１２】
【発明の効果】以上説明したように、本発明によると、
実行処理が階層化され、中央制御装置と中央制御補助プ
ロセッサ装置に処理分散が可能なサービスについてはも
ちろん、実行処理が階層化できないサービスについても
中央制御装置単独での処理が可能と成るという従来にな
い優れた中央制御補助プロセッサ装置を提供することが
できる。
実行処理が階層化され、中央制御装置と中央制御補助プ
ロセッサ装置に処理分散が可能なサービスについてはも
ちろん、実行処理が階層化できないサービスについても
中央制御装置単独での処理が可能と成るという従来にな
い優れた中央制御補助プロセッサ装置を提供することが
できる。
【図１】本発明の一実施例のブロック図である。
【図２】図１に示した中央制御補助プロセッサ装置を用
いたシステムの構成図である。
いたシステムの構成図である。
１ プロセッサ回路 ２ 制御バス中継回路 ３ 制御バス競合調停回路 ４ ゲート回路 ５ 通信メモリ ６ 制御バスインタフェース回路 １０ 中央制御補助プロセッサ装置 ２０ 中央制御装置 ３１〜３５ 入出力装置
Claims (2)
- 【請求項１】 複数の入出力装置に接続され，該複数の
入出力装置を中央制御装置に代わって直接制御するプロ
セッサ回路と、中央制御装置に接続され当該中央制御装
置に対し所定の情報交換を行う制御バスインターフェイ
回路とを備えた中央制御補助プロセッサ装置において、
前記中央制御装置が必要に応じて前記複数の入出力装置
を直接制御するのを許容する制御バス中継回路を前記制
御バスインターフェイ回路に併設したことを特徴とする
中央制御補助プロセッサ装置。 - 【請求項２】 複数の入出力装置に接続され，該複数の
入出力装置を中央制御装置に代わって直接制御するプロ
セッサ回路と、中央制御装置に接続され当該中央制御装
置に対し所定の情報交換を行う制御バスインターフェイ
回路とを備えた中央制御補助プロセッサ装置において、
前記中央制御装置が必要に応じて前記複数の入出力装置
を直接制御するのを許容する制御バス中継回路を前記制
御バスインターフェイ回路に併設すると共に、前記複数
の入出力装置に対する直接制御の競合を回避せしめる制
御バス競合調停回路を前記制御バス中継回路に併設した
ことを特徴とする中央制御補助プロセッサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6968192A JPH05233517A (ja) | 1992-02-19 | 1992-02-19 | 中央制御補助プロセッサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6968192A JPH05233517A (ja) | 1992-02-19 | 1992-02-19 | 中央制御補助プロセッサ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233517A true JPH05233517A (ja) | 1993-09-10 |
Family
ID=13409853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6968192A Withdrawn JPH05233517A (ja) | 1992-02-19 | 1992-02-19 | 中央制御補助プロセッサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233517A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845759A (en) * | 1986-04-25 | 1989-07-04 | Intersonics Incorporated | Sound source having a plurality of drivers operating from a virtual point |
| US4888811A (en) * | 1986-08-08 | 1989-12-19 | Yamaha Corporation | Loudspeaker device |
-
1992
- 1992-02-19 JP JP6968192A patent/JPH05233517A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845759A (en) * | 1986-04-25 | 1989-07-04 | Intersonics Incorporated | Sound source having a plurality of drivers operating from a virtual point |
| US4888811A (en) * | 1986-08-08 | 1989-12-19 | Yamaha Corporation | Loudspeaker device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH061458B2 (ja) | 共有母線のための分配仲裁装置および方法 | |
| JPS61141065A (ja) | 画像表示信号発生装置 | |
| AU5394690A (en) | Method and means for arbitrating communication requests using a system control unit in a multi-processor system | |
| JPH05233517A (ja) | 中央制御補助プロセッサ装置 | |
| EP0425181B1 (en) | Preference circuit for a computer system | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JPH05134960A (ja) | ローカルプロセツシング方式 | |
| JPH04137161A (ja) | バス調停方式 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH0227461A (ja) | データ転送制御装置 | |
| JPS6279557A (ja) | 直接メモリアクセス方式 | |
| JPH04148264A (ja) | 情報処理装置 | |
| JPH06110825A (ja) | 共通バス制御方式 | |
| JPH02257249A (ja) | 情報処理システム | |
| JPS61269545A (ja) | 計算機システム | |
| JPH04359353A (ja) | バス制御装置 | |
| JPH07109595B2 (ja) | Ｌａｎアダプタの制御方式 | |
| JPH05274250A (ja) | 情報処理装置 | |
| JPH0120457B2 (ja) | ||
| JPH03240151A (ja) | データ転送制御方式 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH04124760A (ja) | 入出力制御方式 | |
| JPS582960A (ja) | タイムシエアリングシステム | |
| JPH05158859A (ja) | 情報処理装置 | |
| JPH03278262A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |