JPH04359353A - バス制御装置 - Google Patents
バス制御装置Info
- Publication number
- JPH04359353A JPH04359353A JP13388191A JP13388191A JPH04359353A JP H04359353 A JPH04359353 A JP H04359353A JP 13388191 A JP13388191 A JP 13388191A JP 13388191 A JP13388191 A JP 13388191A JP H04359353 A JPH04359353 A JP H04359353A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- user
- control device
- common bus
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はバス制御装置に関する。
【０００２】
【従来の技術】一つのバスに複数の情報処理装置（以下
ユーザと記す）が接続されていて、バス使用要求が複数
のユーザからあった場合に、ユーザの中から一つのユー
ザを選んで、そのユーザに対しバス使用を許可するとい
う制御が必要となる。
ユーザと記す）が接続されていて、バス使用要求が複数
のユーザからあった場合に、ユーザの中から一つのユー
ザを選んで、そのユーザに対しバス使用を許可するとい
う制御が必要となる。
【０００３】従来、このようなバス制御は以下のように
行なわれている。
行なわれている。
【０００４】バスシステム内に、バスを制御するバス制
御装置を設け、バス制御装置に対し、各ユーザはバス使
用を要求する為のバスリクエスト信号を論理“１”とし
バス制御装置はバスの許可を与える為のバスアクノリッ
ジ信号を論理“１”として、バス使用が使用可能なユー
ザに対して知らせる。
御装置を設け、バス制御装置に対し、各ユーザはバス使
用を要求する為のバスリクエスト信号を論理“１”とし
バス制御装置はバスの許可を与える為のバスアクノリッ
ジ信号を論理“１”として、バス使用が使用可能なユー
ザに対して知らせる。
【０００５】バス制御装置は複数のユーザがバスリクエ
スト信号を論理“１”とすると、あらかじめ定められた
プライオリティの順に従い、バスリクエスト信号を論理
“１”とした中から最もプライオリティの高いユーザに
対してバスアクノリッジ信号を論理“１”としてバス使
用権を与えている。
スト信号を論理“１”とすると、あらかじめ定められた
プライオリティの順に従い、バスリクエスト信号を論理
“１”とした中から最もプライオリティの高いユーザに
対してバスアクノリッジ信号を論理“１”としてバス使
用権を与えている。
【０００６】又、一つのユーザがバス使用中に他の複数
のユーザがバスリクエスト信号を論理“１”とすると、
その中で最もプライオリティの高いユーザに対し、バス
アクノリッジ信号を論理“１”にする準備をして、バス
を使用していたユーザがバス使用を終了するとバスアク
ノリッジ信号を次のユーザに対し論理“１”にしてバス
使用権を与えている。
のユーザがバスリクエスト信号を論理“１”とすると、
その中で最もプライオリティの高いユーザに対し、バス
アクノリッジ信号を論理“１”にする準備をして、バス
を使用していたユーザがバス使用を終了するとバスアク
ノリッジ信号を次のユーザに対し論理“１”にしてバス
使用権を与えている。
【０００７】
【発明が解決しようとする課題】上述した従来のバス制
御装置では、一つのユーザがバス使用中に他のユーザが
バス使用要求を行なった場合、このユーザは、バスの使
用される期間及びバスの使用できる順番は何番目かの状
況がわからないので、バスアクノリッジ信号が論理“１
”になるのを待ちつづけることになる。このため、この
ユーザはバスを使用せず実行可能な処理（自己処理）が
できず、処理が効果的とならないという問題点があった
。
御装置では、一つのユーザがバス使用中に他のユーザが
バス使用要求を行なった場合、このユーザは、バスの使
用される期間及びバスの使用できる順番は何番目かの状
況がわからないので、バスアクノリッジ信号が論理“１
”になるのを待ちつづけることになる。このため、この
ユーザはバスを使用せず実行可能な処理（自己処理）が
できず、処理が効果的とならないという問題点があった
。
【０００８】
【課題を解決するための手段】本発明のバス制御装置は
、共通バスに接続された複数の情報処理装置との間で、
データを通信するバスを前記情報処理装置ごとに有し、
又前記情報処理装置がバス使用要求を行なう場合に現在
共通バスを使用している情報処理装置のバス使用期間及
びバスの使用が何番目に可能かの情報を記憶し制御する
記憶制御回路を設けたバス制御装置を有することを特徴
とするバス制御装置。
、共通バスに接続された複数の情報処理装置との間で、
データを通信するバスを前記情報処理装置ごとに有し、
又前記情報処理装置がバス使用要求を行なう場合に現在
共通バスを使用している情報処理装置のバス使用期間及
びバスの使用が何番目に可能かの情報を記憶し制御する
記憶制御回路を設けたバス制御装置を有することを特徴
とするバス制御装置。
【０００９】
【実施例】次に本発明について図面を参照して説明する
。
。
【００１０】図１は本発明の一実施例のブロック図であ
り、１０はバス制御装置、１１は記憶制御回路、２０と
３０はユーザ、０２１と０３１はユーザ２０，３０から
のバスリクエスト信号、０２２と０３２はバスアクノリ
ッジ信号、０２３と０３３はユーザ２０，３０とバス制
御装置１０間のデータを通信するバス、００１はユーザ
２０と３０の共通バスである。
り、１０はバス制御装置、１１は記憶制御回路、２０と
３０はユーザ、０２１と０３１はユーザ２０，３０から
のバスリクエスト信号、０２２と０３２はバスアクノリ
ッジ信号、０２３と０３３はユーザ２０，３０とバス制
御装置１０間のデータを通信するバス、００１はユーザ
２０と３０の共通バスである。
【００１１】ユーザ２０，３０は共通バス００１を使用
したい場合に、バス制御装置１０に対し、バスリクエス
ト信号０２１，０３１を論理“１”とし、同時にバス０
２３，０３３を用いてバス信号の内容（バス使用期間等
）をバス制御装置１０の記憶制御回路１１に書き込む。
したい場合に、バス制御装置１０に対し、バスリクエス
ト信号０２１，０３１を論理“１”とし、同時にバス０
２３，０３３を用いてバス信号の内容（バス使用期間等
）をバス制御装置１０の記憶制御回路１１に書き込む。
【００１２】この時、ユーザ２０の要求が受けつけられ
てバスアクノリッジ信号０２２が論理“１”になったと
する。ユーザ３０はバスリクエスト信号０３１を論理“
１”にしたにもかかわらず、バスアクノリッジ信号０３
２が論理“１”にならない為、共通バス００１を他のユ
ーザが使用していることを知ると、バス０３３を使用し
て共通バス００１の使用状況をバス制御装置１０内の記
憶制御回路１１から読み出す。
てバスアクノリッジ信号０２２が論理“１”になったと
する。ユーザ３０はバスリクエスト信号０３１を論理“
１”にしたにもかかわらず、バスアクノリッジ信号０３
２が論理“１”にならない為、共通バス００１を他のユ
ーザが使用していることを知ると、バス０３３を使用し
て共通バス００１の使用状況をバス制御装置１０内の記
憶制御回路１１から読み出す。
【００１３】そして、現在使用中のユーザが共通バス０
０１をどれぐらいの期間使用するか、又共通バス００１
を使用する順番は何番目かという状況を知ることができ
、ユーザ３０１はその状況をもとに共通バス使用の待ち
時間が長い場合には、共通バス００１を使用しない自己
処理を順次行うことになる。
０１をどれぐらいの期間使用するか、又共通バス００１
を使用する順番は何番目かという状況を知ることができ
、ユーザ３０１はその状況をもとに共通バス使用の待ち
時間が長い場合には、共通バス００１を使用しない自己
処理を順次行うことになる。
【００１４】
【発明の効果】以上説明したように本発明は、一つのユ
ーザが共通バスを使用している場合に、共通バス使用の
要求をを行ない、待たされることになる他のユーザは、
共通バス使用状況を記憶制御回路により知ることが可能
となるため、この待つ期間が長い場合にはそのユーザは
共通バスを使用しない自己内の処理を順次行なえるので
、効率的な処理が可能となる。
ーザが共通バスを使用している場合に、共通バス使用の
要求をを行ない、待たされることになる他のユーザは、
共通バス使用状況を記憶制御回路により知ることが可能
となるため、この待つ期間が長い場合にはそのユーザは
共通バスを使用しない自己内の処理を順次行なえるので
、効率的な処理が可能となる。
【図１】本発明の一実施例のブロック図である。
１０ バス制御装置
１１ 記憶制御回路
２０，３０ ユーザ
００１ 共通バス
０２１ バスリクエスト信号
０２２ バスアクノリッジ信号
０２３ バス
０３１ バスリクエスト信号
０３２ バスアクノリッジ信号
０３３ バス
Claims (1)
- 【請求項１】 共通バスに接続された複数の情報処理
装置との間で、データを通信するバスを前記情報処理装
置ごとに有し、又前記情報処理装置がバス使用要求を行
なう場合に現在共通バスを使用している情報処理装置の
バス使用期間及びバスの使用が何番目に可能かの情報を
記憶し制御する記憶制御回路を設けたバス制御装置を有
することを特徴とするバス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13388191A JPH04359353A (ja) | 1991-06-05 | 1991-06-05 | バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13388191A JPH04359353A (ja) | 1991-06-05 | 1991-06-05 | バス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04359353A true JPH04359353A (ja) | 1992-12-11 |
Family
ID=15115271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13388191A Pending JPH04359353A (ja) | 1991-06-05 | 1991-06-05 | バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04359353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594922A (en) * | 1993-12-13 | 1997-01-14 | Fujitsu Limited | System for monitoring a library unit shared as input/output with higher level unit wherein abnormal occupation of library by a higher level unit is reset |
-
1991
- 1991-06-05 JP JP13388191A patent/JPH04359353A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594922A (en) * | 1993-12-13 | 1997-01-14 | Fujitsu Limited | System for monitoring a library unit shared as input/output with higher level unit wherein abnormal occupation of library by a higher level unit is reset |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0166272A2 (en) | Processor bus access | |
| US5764931A (en) | Method and apparatus for passing bus mastership between processors using predefined bus mastership states | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| EP0425194B1 (en) | Computer system | |
| JPH04359353A (ja) | バス制御装置 | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| US5241629A (en) | Method and apparatus for a high performance round robin distributed bus priority network | |
| JPS5839331B2 (ja) | 要求選択方式 | |
| JPH08153065A (ja) | バス制御回路 | |
| JPH06266657A (ja) | 情報処理装置 | |
| JPS6155704B2 (ja) | ||
| EP0283580B1 (en) | Computer system with direct memory access channel arbitration | |
| JPS59231952A (ja) | マルチプロセツサ間通信制御方式 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JP2737179B2 (ja) | バスシステム | |
| JPH04225458A (ja) | コンピュータ | |
| JPH0227461A (ja) | データ転送制御装置 | |
| JPH0764849A (ja) | プロセッサの共有メモリ制御装置 | |
| JPH04250553A (ja) | プログラマブルコントローラ | |
| JPH043239A (ja) | バス制御装置 | |
| JP2976358B2 (ja) | バス獲得制御方式 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPH04276845A (ja) | バス調停回路 |