JPH04124760A - 入出力制御方式 - Google Patents

入出力制御方式

Info

Publication number
JPH04124760A
JPH04124760A JP24551890A JP24551890A JPH04124760A JP H04124760 A JPH04124760 A JP H04124760A JP 24551890 A JP24551890 A JP 24551890A JP 24551890 A JP24551890 A JP 24551890A JP H04124760 A JPH04124760 A JP H04124760A
Authority
JP
Japan
Prior art keywords
input
bus
control
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24551890A
Other languages
English (en)
Inventor
Ikuo Fujioka
藤岡 郁夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Software Shikoku Ltd
Original Assignee
NEC Software Shikoku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Shikoku Ltd filed Critical NEC Software Shikoku Ltd
Priority to JP24551890A priority Critical patent/JPH04124760A/ja
Publication of JPH04124760A publication Critical patent/JPH04124760A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力制御方式に関し、特に、入出力制御プ
ロセッサおよび中央処理装置によりグラフィックを制御
する小型情報処理装置の入出力制御方式に関する。
〔従来の技術〕
小型情報処理装置において、グラフィックスの制御は中
央処理装置からのグラフィック制御命令を入出力制御プ
ロセッサが解読して制御したり、中央処理装置が直接グ
ラフィックスを制御したりしていた。また、入出力制御
プロセッサは中央処理装置からの命令によりグラフィッ
ク以外にも入出力装置の制御も行なっている。
従来、この種の入出力制御方式においては、中央処理装
置からグラフィックを直接制御する場合は、第2図に示
すように、まず中央処理装置からのCPUバス要求をC
PUバスアービタで受け、調停を行なった後、CPUバ
スを中央処理装置が占有する。次に、CPUバスアービ
タからのメモリバス要求をメモリバスアービタが受け、
調停を行なった後メモリバスを中央処理装置が占有する
。次にメモリバスアービタからのIOPバス要求をIO
Pバスアービタが受け、調停を行なった後、IOPバス
を中央処理装置が占有する。このようにして中央処理装
置がIOPバスを占をすることによりグラフィックの直
接制御を行なっている。
入出力制御プロセッサについても同様にIOPバスを占
有することにより入出力装置の制御を行なったり、IO
Pバス、メモリバスを占有することにより主記憶メモリ
のアクセスを行なったりしている。
〔発明が解決しようとする課題〕
上述した従来の入出力制御方式は、中央処理装置がIO
Pバスを占有しなければグラフィックを制御できないよ
うになっており、中央処理装置がIOPバスを占有して
いる間は、入出力制御プロセッサはIOPバスを占有で
きなかったので、中央処理装置がグラフィックを制御し
ている間は、入出力制御プロセッサは主記憶メモリアク
セスまたは入出力装置制御が行なえないという欠点があ
る。
〔課題を解決するための手段〕 本発明は、入出力制御プロセッサおよび中央処理装置に
よりグラフィックを制御する小型情報処理装置の入出力
制御方式において、グラフィック制御部とデータのやり
とりを行なう場合に入出力制御プロセッサ、中央処理装
置からデータバスを経由してグラフィック制御部と接続
する接続手段と中央処理装置からのグラフィック制御と
入出力制御プロセッサからのグラフィック制御の調停を
行なう手段とを具備し、中央処理g置からのグラフイン
ク制御と入出力制御プロセンサからの主記憶メモリアク
セスまたは入出力装置制御を同時に行なえることを特徴
とするものである。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
メモリバス調停回路600は中央処理装置100からの
主記憶メモリ300アクセス要求である制御線1と入出
力制御プロセッサ200からの主記憶メモリアクセス要
求である制御線2を受けて調停を行ない、制御線3,4
により双方向ドライバ20.21を制御する。主記憶メ
モリと中央処理装置とのデータのやりとりはデータバス
10゜12を経由して行なう。主記憶メモリと入出力制
御プロセッサとのデータのやりとりはデータバス11.
12を経由して行なう。
グラフィック制御部400と中央処理装置のデータのや
りとりはデータバス10と接続手段700を経由して行
なう。グラフィック制御部と入出力制御プロセッサのデ
ータのやりとりはデータバス11と接続手段700を経
由して行なう。調停手段800は、中央処理装置からの
グラフィック制御要求7と入出力制御プロセッサからの
グラフィック制御要求8を受けて調停を行ない、制御線
5.6により接続手段700を制御する。
次に以上のように構成されたこの実施例の動作について
説明する。
入出力制御プロセッサが入出力装置を制御する場合は、
データバス11を占有した後、双方向ドライバ24を経
由して入出力装置制御部500のアクセスを行なってい
る。入出力制御プロセッサが主記憶メモリをアクセスす
る場合は、メモリアクセス要求2によりメモリバス調停
が行なわれ、データバス12を占有した後、双方向ドラ
イバ21を経由してメモリのアクセスを行なっている。
このとき、グラフィック制御部が接続されているデータ
バス13は入出力制御プロセッサが占有しておらず、中
央処理装置からグラフィック制御の要求を出すことによ
り調停手段800で調停が行なわれ、データバス13は
中央処理装置が占有するので、双方向ドライバ22を経
由してグラフインク制御を行なうことができる。
〔発明の効果〕
以上説明したように本発明は、グラフィックバスとグラ
フィックバス調停回路を用いることにより、入出力制御
プロセッサが主記憶メモリをアクセス、または入出力装
置を制御するのと同時に中央処理装置がグラフィックを
制御できる効果を奏する。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は従来
例のブロック図である。 1〜8・・・制御線、10,11,12.13・・・デ
ータバス、20〜24・・・双方向ドライバ、100・
・・中央処理装置、200・・・入出力制御プロセッサ
、300・・・主記憶メモリ、400・・・グラフィッ
ク制御部、500・・・入出力装置制御部、600・・
・メモリバス調停回路、700・・・接続手段、800
・・・調停手段。

Claims (1)

    【特許請求の範囲】
  1. 入出力制御プロセッサおよび中央処理装置によりグラフ
    ィックを制御する小型情報処理装置の入出力制御方式に
    おいて、グラフィック制御部とデータのやりとりを行な
    う場合に入出力制御プロセッサ、中央処理装置からデー
    タバスを経由してグラフィック制御部と接続する接続手
    段と中央処理装置からのグラフィック制御と入出力制御
    プロセッサからのグラフィック制御の調停を行なう手段
    とを具備し、中央処理装置からのグラフィック制御と入
    出力制御プロセッサからの主記憶メモリアクセスまたは
    入出力装置制御を同時に行なえることを特徴とする入出
    力制御方式。
JP24551890A 1990-09-14 1990-09-14 入出力制御方式 Pending JPH04124760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24551890A JPH04124760A (ja) 1990-09-14 1990-09-14 入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24551890A JPH04124760A (ja) 1990-09-14 1990-09-14 入出力制御方式

Publications (1)

Publication Number Publication Date
JPH04124760A true JPH04124760A (ja) 1992-04-24

Family

ID=17134878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24551890A Pending JPH04124760A (ja) 1990-09-14 1990-09-14 入出力制御方式

Country Status (1)

Country Link
JP (1) JPH04124760A (ja)

Similar Documents

Publication Publication Date Title
EP0450233B1 (en) Bus access for digital computer system
US6014729A (en) Shared memory arbitration apparatus and method
US5577230A (en) Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch
US5420985A (en) Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode
US5319388A (en) VGA controlled having frame buffer memory arbitration and method therefor
JPH04124760A (ja) 入出力制御方式
JPH06175911A (ja) メモリ制御方式
JP3019323B2 (ja) イメージメモリのダイレクトアクセス方法
JPS60129869A (ja) バスアクセス制御装置
JPS61234447A (ja) バス獲得制御装置
JPH05189311A (ja) キャッシュメモリ・システム
JPH04251324A (ja) 半導体ディスク装置
JPH034349A (ja) Dma転送方式
JPS63155254A (ja) 情報処理装置
JPH073749B2 (ja) デュアルポートram
JPH0370816B2 (ja)
JPH0329045A (ja) バス制御装置
JPH05204414A (ja) プログラマブルコントローラシステム
JPS63196968A (ja) 入出力制御装置
JPS62262170A (ja) デ−タ転送方式
JPH11134288A (ja) バスコントローラ
JPS6140658A (ja) デ−タ処理装置
JPH01248261A (ja) デュアルポートメモリにおけるメモリアクセス制御回路
JPH0457145A (ja) マルチプロセッサシステム
JPH0488459A (ja) 情報処理装置