JPH05204414A - プログラマブルコントローラシステム - Google Patents
プログラマブルコントローラシステムInfo
- Publication number
- JPH05204414A JPH05204414A JP1257092A JP1257092A JPH05204414A JP H05204414 A JPH05204414 A JP H05204414A JP 1257092 A JP1257092 A JP 1257092A JP 1257092 A JP1257092 A JP 1257092A JP H05204414 A JPH05204414 A JP H05204414A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- programmable controller
- arithmetic processing
- memory area
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】プログラマブルコントローラにおける演算処理
を表示装置で負担することによって、プログラマブルコ
ントローラの構成を簡単にする。 【構成】プログラマブルコントローラ１に対してメモリ
領域を共有する表示装置２を接続する。表示装置２は、
プログラマブルコントローラ１の管理下にあるメモリ領
域を共有して動作するＣＰＵ２１を備える。また、表示
装置２は、システムプログラムを内蔵したシステムメモ
リ２２を備える。シーケンスプログラムの実行中に演算
命令があると、表示装置２がシステムメモリ２２に格納
された演算処理機能を用いて演算処理を施す。演算結果
はプログラマブルコントローラ１と共有しているメモリ
領域に格納される。
を表示装置で負担することによって、プログラマブルコ
ントローラの構成を簡単にする。 【構成】プログラマブルコントローラ１に対してメモリ
領域を共有する表示装置２を接続する。表示装置２は、
プログラマブルコントローラ１の管理下にあるメモリ領
域を共有して動作するＣＰＵ２１を備える。また、表示
装置２は、システムプログラムを内蔵したシステムメモ
リ２２を備える。シーケンスプログラムの実行中に演算
命令があると、表示装置２がシステムメモリ２２に格納
された演算処理機能を用いて演算処理を施す。演算結果
はプログラマブルコントローラ１と共有しているメモリ
領域に格納される。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブルコント
ローラと表示装置とを用いたプログラマブルコントロー
ラシステムに関するものである。
ローラと表示装置とを用いたプログラマブルコントロー
ラシステムに関するものである。
【０００２】
【従来の技術】一般にプログラマブルコントローラで
は、入出力制御に加えて数値データの演算処理やプロセ
ス管理が必要になることがある。このような場合には、
図３に示すように、プログラマブルコントローラ１の最
小構成である電源ユニット１１、ラダーチャートによる
シーケンス制御を行うラダーＣＰＵユニット１２、外部
機器と接続するための入出力ユニット１３に加えて、数
値演算やプロセス制御を行うためのＢＡＳＩＣ−ＣＰＵ
ユニット１４が必要になる。ＢＡＳＩＣ−ＣＰＵユニッ
ト１４は、ラダーチャートによるシーケンス制御には不
向きな数値演算やプロセス制御を行うＣＰＵユニットで
あって、ＢＡＳＩＣ−ＣＰＵユニット１４の制御には、
コンピュータ用の高級言語として一般的なＢＡＳＩＣな
どが用いられる。
は、入出力制御に加えて数値データの演算処理やプロセ
ス管理が必要になることがある。このような場合には、
図３に示すように、プログラマブルコントローラ１の最
小構成である電源ユニット１１、ラダーチャートによる
シーケンス制御を行うラダーＣＰＵユニット１２、外部
機器と接続するための入出力ユニット１３に加えて、数
値演算やプロセス制御を行うためのＢＡＳＩＣ−ＣＰＵ
ユニット１４が必要になる。ＢＡＳＩＣ−ＣＰＵユニッ
ト１４は、ラダーチャートによるシーケンス制御には不
向きな数値演算やプロセス制御を行うＣＰＵユニットで
あって、ＢＡＳＩＣ−ＣＰＵユニット１４の制御には、
コンピュータ用の高級言語として一般的なＢＡＳＩＣな
どが用いられる。
【０００３】一方、プログラマブルコントローラ１を単
体で用いると、制御状態などを知ることができず、ま
た、入出力制御において制御量等を微調整したい場合が
あるから、制御状態の監視や制御量の調整などを行うこ
とができるように、上位リンクユニット１５を介して接
続される表示装置２が提供されている。ここに、上位リ
ンクユニット１５は、プログラマブルコントローラ１の
管理下にあるメモリ領域、すなわち、各レジスタや内部
リレー等を外部機器と共有できるようにするリンクユニ
ットである。表示装置２は、たとえば、ＲＳ−２３２Ｃ
規格等のインタフェースを介してプログラマブルコント
ローラ１に接続されるのであって、プログラマブルコン
トローラ１の上位リンクユニット１５に接続されるシリ
アルインタフェース２５と、プログラマブルコントロー
ラ１との間でシリアルインタフェース２５を介して授受
したデータを処理するＣＰＵ２１と、各種情報を表示す
る液晶表示器等の表示器２３と、データを格納するデー
タメモリ２４および表示装置２のシステムプログラムを
格納したシステムメモリ２２と、プログラマブルコント
ローラ１に対する操作や表示装置２の内部での操作を行
うためのデータ入力部であるキー入力部２６とを備えて
いる（図１（ｂ）参照）。
体で用いると、制御状態などを知ることができず、ま
た、入出力制御において制御量等を微調整したい場合が
あるから、制御状態の監視や制御量の調整などを行うこ
とができるように、上位リンクユニット１５を介して接
続される表示装置２が提供されている。ここに、上位リ
ンクユニット１５は、プログラマブルコントローラ１の
管理下にあるメモリ領域、すなわち、各レジスタや内部
リレー等を外部機器と共有できるようにするリンクユニ
ットである。表示装置２は、たとえば、ＲＳ−２３２Ｃ
規格等のインタフェースを介してプログラマブルコント
ローラ１に接続されるのであって、プログラマブルコン
トローラ１の上位リンクユニット１５に接続されるシリ
アルインタフェース２５と、プログラマブルコントロー
ラ１との間でシリアルインタフェース２５を介して授受
したデータを処理するＣＰＵ２１と、各種情報を表示す
る液晶表示器等の表示器２３と、データを格納するデー
タメモリ２４および表示装置２のシステムプログラムを
格納したシステムメモリ２２と、プログラマブルコント
ローラ１に対する操作や表示装置２の内部での操作を行
うためのデータ入力部であるキー入力部２６とを備えて
いる（図１（ｂ）参照）。
【０００４】このような表示装置２を用いれば、表示装
置２がプログラマブルコントローラ１と共有しているメ
モリ領域を介してプログラマブルコントローラ１の動作
状態を知ることができ、動作状態を表示器２３に表示す
ることができるのである。また、キー入力部２６を操作
すれば共有しているメモリ領域にデータを書き込んでプ
ログラマブルコントローラ１の動作を制御できることに
なる。
置２がプログラマブルコントローラ１と共有しているメ
モリ領域を介してプログラマブルコントローラ１の動作
状態を知ることができ、動作状態を表示器２３に表示す
ることができるのである。また、キー入力部２６を操作
すれば共有しているメモリ領域にデータを書き込んでプ
ログラマブルコントローラ１の動作を制御できることに
なる。
【０００５】
【発明が解決しようとする課題】ところで、上記構成で
は、ラダーＣＰＵユニット１２のほかにＢＡＳＩＣ−Ｃ
ＰＵユニット１４や上位リンクユニット１５が必要であ
り、各ユニット数が多くなってコスト高につながるとい
う問題がある。本発明は上記問題点の解決を目的とする
ものであり、表示装置を用いている場合に、演算機能を
表示装置に持たせることによって演算専用のユニットを
削減し、もってコストの低減を図ったプログラマブルコ
ントローラシステムを提供しようとするものである。
は、ラダーＣＰＵユニット１２のほかにＢＡＳＩＣ−Ｃ
ＰＵユニット１４や上位リンクユニット１５が必要であ
り、各ユニット数が多くなってコスト高につながるとい
う問題がある。本発明は上記問題点の解決を目的とする
ものであり、表示装置を用いている場合に、演算機能を
表示装置に持たせることによって演算専用のユニットを
削減し、もってコストの低減を図ったプログラマブルコ
ントローラシステムを提供しようとするものである。
【０００６】
【課題を解決するための手段】本発明では、上記目的を
達成するために、プログラマブルコントローラと、プロ
ブラマブルコントローラに接続されプログラマブルコン
トローラとの間で授受されるデータに対応した表示を行
う表示装置とを備え、表示装置は、プログラマブルコン
トローラの管理下にあるメモリ領域を共有して動作する
ことができるＣＰＵと、システムプログラムを内蔵した
システムメモリとを備え、プログラマブルコントローラ
におけるシーケンスプログラムの実行中に演算命令があ
ると、表示装置はプログラマブルコントローラと共有し
ている上記メモリ領域のデータに対してシステムメモリ
に格納された演算処理機能を用いてＣＰＵによる演算処
理を施し、演算結果を上記メモリ領域に返すのである。
達成するために、プログラマブルコントローラと、プロ
ブラマブルコントローラに接続されプログラマブルコン
トローラとの間で授受されるデータに対応した表示を行
う表示装置とを備え、表示装置は、プログラマブルコン
トローラの管理下にあるメモリ領域を共有して動作する
ことができるＣＰＵと、システムプログラムを内蔵した
システムメモリとを備え、プログラマブルコントローラ
におけるシーケンスプログラムの実行中に演算命令があ
ると、表示装置はプログラマブルコントローラと共有し
ている上記メモリ領域のデータに対してシステムメモリ
に格納された演算処理機能を用いてＣＰＵによる演算処
理を施し、演算結果を上記メモリ領域に返すのである。
【０００７】
【作用】上記構成によれば、プログラマブルコントロー
ラとメモリ領域を共有している表示装置において、表示
装置に内蔵されているＣＰＵおよびシステムメモリを利
用してプログラマブルコントローラの演算処理を行うよ
うにしているので、別途に演算処理専用のユニットを設
ける必要がなく、コストの低減につながるのである。
ラとメモリ領域を共有している表示装置において、表示
装置に内蔵されているＣＰＵおよびシステムメモリを利
用してプログラマブルコントローラの演算処理を行うよ
うにしているので、別途に演算処理専用のユニットを設
ける必要がなく、コストの低減につながるのである。
【０００８】
【実施例】図１に示すように、基本的には、プログラマ
ブルコントローラ１において演算処理専用のＢＡＳＩＣ
−ＣＰＵユニットを省略し、表示装置２に演算機能を負
担させるようにしたものである。すなわち、表示装置２
におけるシステムメモリ２２に、図１（ｂ）に示すよう
に、ＣＰＵ２１に演算処理機能を持たせるためのプログ
ラムを記述する領域であるＢＡＳＩＣ制御部２２ａを設
けているのであって、プログラマブルコントローラ１に
おいて表示装置２が上位リンクユニット１５を介して共
有しているメモリ領域を介して演算処理が要求される
と、ＢＡＳＩＣ制御部２２ａに記述されたプログラムに
従って演算処理を行い、演算結果を共有のメモリ領域に
返すのである。
ブルコントローラ１において演算処理専用のＢＡＳＩＣ
−ＣＰＵユニットを省略し、表示装置２に演算機能を負
担させるようにしたものである。すなわち、表示装置２
におけるシステムメモリ２２に、図１（ｂ）に示すよう
に、ＣＰＵ２１に演算処理機能を持たせるためのプログ
ラムを記述する領域であるＢＡＳＩＣ制御部２２ａを設
けているのであって、プログラマブルコントローラ１に
おいて表示装置２が上位リンクユニット１５を介して共
有しているメモリ領域を介して演算処理が要求される
と、ＢＡＳＩＣ制御部２２ａに記述されたプログラムに
従って演算処理を行い、演算結果を共有のメモリ領域に
返すのである。
【０００９】たとえば、共有しているメモリ領域Ａが、
図２のようにデータ領域ＤＴと内部リレー領域ＷＲとを
有しているものとして、アドレスＤＴ００００の値をＤ
Ｔ０００１の値で除算し、結果をＤＴ０００２に格納す
るという演算処理が必要であるとすれば、図２の〜
のような流れの処理を行う。また、演算結果によって内
部リレーをオンにするという処理であれば、たとえば、
図２ののようにアドレスＷＲ０００に内部リレーをオ
ンにするデータを書き込む。このような処理で演算結果
をプロセス移行の条件とすることができる。内部リレー
がオンになったときに所定の値をデータ領域ＤＴに書き
込むのであれば、図２ののような流れの処理を行うこ
とになる。これらの処理は、表示装置２のＣＰＵ２１を
ＢＡＳＩＣ制御部２２ａに記述されたプログラムに従っ
て動作させることによって行われるのである。ここにお
いて、ＢＡＳＩＣ制御部２２ａのプログラムは、シリア
ルインタフェース２５などを介して接続される外部のコ
ンピュータ装置を用いて必要に応じて書き込むことがで
きるようになっている。
図２のようにデータ領域ＤＴと内部リレー領域ＷＲとを
有しているものとして、アドレスＤＴ００００の値をＤ
Ｔ０００１の値で除算し、結果をＤＴ０００２に格納す
るという演算処理が必要であるとすれば、図２の〜
のような流れの処理を行う。また、演算結果によって内
部リレーをオンにするという処理であれば、たとえば、
図２ののようにアドレスＷＲ０００に内部リレーをオ
ンにするデータを書き込む。このような処理で演算結果
をプロセス移行の条件とすることができる。内部リレー
がオンになったときに所定の値をデータ領域ＤＴに書き
込むのであれば、図２ののような流れの処理を行うこ
とになる。これらの処理は、表示装置２のＣＰＵ２１を
ＢＡＳＩＣ制御部２２ａに記述されたプログラムに従っ
て動作させることによって行われるのである。ここにお
いて、ＢＡＳＩＣ制御部２２ａのプログラムは、シリア
ルインタフェース２５などを介して接続される外部のコ
ンピュータ装置を用いて必要に応じて書き込むことがで
きるようになっている。
【００１０】
【発明の効果】本発明は上述のように、プログラマブル
コントローラとメモリ領域を共有している表示装置にお
いて、表示装置に内蔵されているＣＰＵおよびシステム
メモリを利用してプログラマブルコントローラの演算処
理を行うようにしているので、別途に演算処理専用のユ
ニットを設ける必要がなく、コストの低減につながると
いう利点を有する。
コントローラとメモリ領域を共有している表示装置にお
いて、表示装置に内蔵されているＣＰＵおよびシステム
メモリを利用してプログラマブルコントローラの演算処
理を行うようにしているので、別途に演算処理専用のユ
ニットを設ける必要がなく、コストの低減につながると
いう利点を有する。
【図１】実施例を示し、（ａ）はシステムの概略構成
図、（ｂ）は表示装置を示すブロック図である。
図、（ｂ）は表示装置を示すブロック図である。
【図２】実施例におけるメモリ領域の使用例を示す説明
図である。
図である。
【図３】従来のシステムの概略構成図である。
１ プログラマブルコントローラ ２ 表示装置 １２ ラダーＣＰＵユニット １３ 入出力ユニット １５ 上位リンクユニット ２１ ＣＰＵ ２２ システムメモリ
フロントページの続き (72)発明者 加島 五十雄 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (1)
- 【請求項１】 プログラマブルコントローラと、プロブ
ラマブルコントローラに接続されプログラマブルコント
ローラとの間で授受されるデータに対応した表示を行う
表示装置とを備え、表示装置は、プログラマブルコント
ローラの管理下にあるメモリ領域を共有して動作するこ
とができるＣＰＵと、システムプログラムを内蔵したシ
ステムメモリとを備え、プログラマブルコントローラに
おけるシーケンスプログラムの実行中に演算命令がある
と、表示装置はプログラマブルコントローラと共有して
いる上記メモリ領域のデータに対してシステムメモリに
格納された演算処理機能を用いてＣＰＵによる演算処理
を施し、演算結果を上記メモリ領域に返すことを特徴と
するプログラマブルコントローラシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1257092A JPH05204414A (ja) | 1992-01-28 | 1992-01-28 | プログラマブルコントローラシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1257092A JPH05204414A (ja) | 1992-01-28 | 1992-01-28 | プログラマブルコントローラシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05204414A true JPH05204414A (ja) | 1993-08-13 |
Family
ID=11809020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1257092A Pending JPH05204414A (ja) | 1992-01-28 | 1992-01-28 | プログラマブルコントローラシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05204414A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019187965A1 (ja) * | 2018-03-29 | 2019-10-03 | 株式会社日立産機システム | コントロール装置 |
-
1992
- 1992-01-28 JP JP1257092A patent/JPH05204414A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019187965A1 (ja) * | 2018-03-29 | 2019-10-03 | 株式会社日立産機システム | コントロール装置 |
| CN111919181A (zh) * | 2018-03-29 | 2020-11-10 | 株式会社日立产机系统 | 控制装置 |
| CN111919181B (zh) * | 2018-03-29 | 2023-09-12 | 株式会社日立产机系统 | 控制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100344132B1 (ko) | 컴퓨터 메모리 인터페이스용 장치와, 휴대용 이동 컴퓨터와 그 컴퓨터에서의 프로그램 명령 페치 및 데이타 기록/판독 요청 수행 방법 | |
| JPH02284258A (ja) | 機能ブロックプロセサ及びビットプロセサを具備する書込み可能論理制御器 | |
| JPH05204414A (ja) | プログラマブルコントローラシステム | |
| KR100201513B1 (ko) | 싱글 칩 마이크로컴퓨터 및 그것을 내장한 전자기기 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPS59218552A (ja) | プログラムロ−ダ | |
| JPH0444151A (ja) | プロセッサ | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JPS6048770B2 (ja) | 情報処理方式 | |
| JP3032549B2 (ja) | 表示装置 | |
| JP2601855B2 (ja) | 入出力制御装置 | |
| JPH02226307A (ja) | 数値制御装置 | |
| JP2000056818A (ja) | プログラマブルロジックコントロ―ラおよびその制御方法 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPH10105226A (ja) | プログラマブル表示装置 | |
| JPS6120088A (ja) | 表示状態制御方式 | |
| JPS61221835A (ja) | 記憶装置制御方式 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH04242453A (ja) | 記憶装置の切替制御装置 | |
| JPS62212826A (ja) | マルチジヨブシステムにおける画面制御装置 | |
| JPH0371307A (ja) | インテリジェントｉ／ｏモジュール | |
| JPH04124760A (ja) | 入出力制御方式 | |
| JPS63198141A (ja) | メモリバンク制御方式 | |
| JPH06332696A (ja) | マイクロコンピュータ | |
| JPS60247707A (ja) | 表示デ−タ出力制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021008 |