KR870700156A - 협동하는 컴퓨우터간의 우선권 할당용 장치 - Google Patents

협동하는 컴퓨우터간의 우선권 할당용 장치

Info

Publication number
KR870700156A
KR870700156A KR1019860700547A KR860700547A KR870700156A KR 870700156 A KR870700156 A KR 870700156A KR 1019860700547 A KR1019860700547 A KR 1019860700547A KR 860700547 A KR860700547 A KR 860700547A KR 870700156 A KR870700156 A KR 870700156A
Authority
KR
South Korea
Prior art keywords
signal
priority
input
logic circuit
bus
Prior art date
Application number
KR1019860700547A
Other languages
English (en)
Other versions
KR910003015B1 (ko
Inventor
크링 랄스-외르얀
Original Assignee
렌날트 그라베, 벵트 겜스토오프
테레포오낙티이 에보라켓트 엘 엠 엘리크썬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 렌날트 그라베, 벵트 겜스토오프, 테레포오낙티이 에보라켓트 엘 엠 엘리크썬 filed Critical 렌날트 그라베, 벵트 겜스토오프
Publication of KR870700156A publication Critical patent/KR870700156A/ko
Application granted granted Critical
Publication of KR910003015B1 publication Critical patent/KR910003015B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/46—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using electromechanical counter-type accumulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Steroid Compounds (AREA)
  • Transmitters (AREA)
  • Electronic Switches (AREA)
  • Curing Cements, Concrete, And Artificial Stone (AREA)
  • Saccharide Compounds (AREA)
  • Peptides Or Proteins (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)

Abstract

내용 없음.

Description

협동하는 컴퓨우터간의 우선권 할당용 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 공통브스에서 작업하는 처리장치를 가진 처리장치 시스템의 블록도.

Claims (1)

  1. 높은 우선권 처리장치가 중요한 과업을 안가지고 있으면, 낮은 우선권형의 브스의 사용을 역시 허용하도록 공통의 브스를 사용할때, 높은 우선권형이 제2의 낮은 우선권형의 처리장치에 관하여 그의 우선권 자체를 결정할 수 있는 2개의 형의 처리장치를 함유하는 컴퓨우터를 위한 우선권할당 장치에 있어서, 장치가 제1 및 제2 논리회로를 가지고 제1 논리회로(20)는 3개의 입력을 가지고, 입력신호(RQB)를 위한 제1은 낮은 우선권유닛(3a-3h)의 하나부터의 엑세스를 위한 요구룰 의미하고, 입력신호(REB)를 위한 제2는 높은 우선권유닛((1)부터의 억세스를 위한 요구를 의미하고, 입력신호(BOC)를 위한 제3은 브스가 사용된 전체의 시간동안 발생하고, 회로(20)는 2개의 출력을 가지고, 제1의 출력에서 제1의 입력만이 작동되면 낮은 우선권유닛(3a-3h)에 브스를 할당하기 위한 신호(EBG)가 발생하고, 다른 출력에서, 높은 우선권유닛에 브스를 할당하기 위한 신호(MGB)가 발생하고, 제1 출력의 신호가 억제되는 동안, 제2 논리회로(40)는 2개의 출력과 2개의 입력을 가지게 되어, 제1의 출력은 제1 논리회로의 제2입력에 높은 우선권 유닛부터의 억세스를 위한 요구를 가진 신호(REB )를 공급하고 제2출력은 제1논리회로의 제3입력에 브스가 점유된 것을 표시하는 신호(BOC)를 공급하고, 그의 작동시 제1입력에 신호(REB)가 무조건으로 발생하고, 제1 논리회로의 제2입력에서 신호(REB)가 높은 우선권유닛의 억세스를 바라는 것을 표시하여, 할당 또는 인가신호(MGB)가 제1논리회로의 제2출력에 발생하고, 작동시 제2논리회로의 제2입력은 높은 우선권유닛의 억세스를 위한 요구의 신호(REB)가 제2논리회로의 제1출력에 지연을 가지고 일어나는 결과가 되어, 낮은 유선권유닛에 브스의 인가 또는 할당을 위한 신호(EBG)가 발생을 위하여 시간을 가지나 높은 우선권유닛은 낮은 우선권유닛의 작업의 종료 후 브스에의 즉시의 억세스를 가지는 것을 특징으로 하는 협동하는 컴퓨우터간의 우선권 할당용 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860700547A 1984-12-12 1985-11-01 병렬로 동작하는 컴퓨터의 사이에서 우선도(優先度)를 할당하기 위한 장치 KR910003015B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE8406312A SE445861B (sv) 1984-12-12 1984-12-12 Prioritetsfordelningsanordning for datorer
SE8406312-2 1984-12-12
PCT/SE1985/000429 WO1986003606A1 (en) 1984-12-12 1985-11-01 Arrangement for apportioning priority among co-operating computers

Publications (2)

Publication Number Publication Date
KR870700156A true KR870700156A (ko) 1987-03-14
KR910003015B1 KR910003015B1 (ko) 1991-05-15

Family

ID=20358135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700547A KR910003015B1 (ko) 1984-12-12 1985-11-01 병렬로 동작하는 컴퓨터의 사이에서 우선도(優先度)를 할당하기 위한 장치

Country Status (23)

Country Link
US (1) US4791563A (ko)
EP (1) EP0205472B1 (ko)
JP (1) JPH0630086B2 (ko)
KR (1) KR910003015B1 (ko)
AT (1) ATE45825T1 (ko)
BR (1) BR8507112A (ko)
CA (1) CA1241767A (ko)
DE (1) DE3572552D1 (ko)
DK (1) DK165077C (ko)
EG (1) EG17290A (ko)
ES (1) ES8702677A1 (ko)
FI (1) FI88549C (ko)
GR (1) GR852847B (ko)
IE (1) IE57050B1 (ko)
IT (1) IT1186409B (ko)
MA (1) MA20594A1 (ko)
MX (1) MX158467A (ko)
NO (1) NO170999C (ko)
NZ (1) NZ214010A (ko)
PT (1) PT81612B (ko)
SE (1) SE445861B (ko)
TR (1) TR22658A (ko)
WO (1) WO1986003606A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU595691B2 (en) * 1987-03-26 1990-04-05 Honeywell Bull Inc. Tandem priority resolver
JP2635639B2 (ja) * 1987-12-28 1997-07-30 株式会社東芝 データ処理装置
JP2635995B2 (ja) * 1988-05-18 1997-07-30 株式会社日立製作所 プロセッサを有するシステム
JPH0289149A (ja) * 1988-09-26 1990-03-29 Matsushita Electric Ind Co Ltd バス優先順位装置
EP0426413B1 (en) * 1989-11-03 1997-05-07 Compaq Computer Corporation Multiprocessor arbitration in single processor arbitration schemes
US5081578A (en) * 1989-11-03 1992-01-14 Ncr Corporation Arbitration apparatus for a parallel bus
EP0444711A3 (en) * 1990-03-02 1994-07-20 Fujitsu Ltd Bus control system in a multi-processor system
US5414818A (en) * 1990-04-06 1995-05-09 Mti Technology Corporation Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol
US5297277A (en) * 1990-08-31 1994-03-22 International Business Machines Corporation Apparatus for monitoring data transfers of an oemi channel interface
JPH06110825A (ja) * 1992-09-30 1994-04-22 Nec Corp 共通バス制御方式
US5519838A (en) * 1994-02-24 1996-05-21 Hewlett-Packard Company Fast pipelined distributed arbitration scheme
US5740383A (en) * 1995-12-22 1998-04-14 Cirrus Logic, Inc. Dynamic arbitration priority
US6374319B1 (en) 1999-06-22 2002-04-16 Philips Electronics North America Corporation Flag-controlled arbitration of requesting agents
FR2894696A1 (fr) 2005-12-14 2007-06-15 Thomson Licensing Sas Procede d'acces a un bus de transmission de donnees, dispositif et systeme correspondant

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812611B2 (ja) * 1975-10-15 1983-03-09 株式会社東芝 デ−タテンソウセイギヨホウシキ
US4059851A (en) * 1976-07-12 1977-11-22 Ncr Corporation Priority network for devices coupled by a common bus
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
US4096569A (en) * 1976-12-27 1978-06-20 Honeywell Information Systems Inc. Data processing system having distributed priority network with logic for deactivating information transfer requests
SE414087B (sv) * 1977-02-28 1980-07-07 Ellemtel Utvecklings Ab Anordning i ett datorsystem vid utsendning av signaler fran en processor till en eller flera andra processorer varvid prioriterade signaler sends direkt utan tidsfordrojning och oprioriterade signalers ordningsfoljd ...
US4121285A (en) * 1977-04-01 1978-10-17 Ultronic Systems Corporation Automatic alternator for priority circuit
US4257095A (en) * 1978-06-30 1981-03-17 Intel Corporation System bus arbitration, circuitry and methodology
IT1100916B (it) * 1978-11-06 1985-09-28 Honeywell Inf Systems Apparato per gestione di richieste di trasferimento dati in sistemi di elaborazione dati
US4271467A (en) * 1979-01-02 1981-06-02 Honeywell Information Systems Inc. I/O Priority resolver

Also Published As

Publication number Publication date
US4791563A (en) 1988-12-13
CA1241767A (en) 1988-09-06
DK381686A (da) 1986-08-11
SE445861B (sv) 1986-07-21
BR8507112A (pt) 1987-03-31
EP0205472B1 (en) 1989-08-23
IE57050B1 (en) 1992-04-08
DE3572552D1 (en) 1989-09-28
GR852847B (ko) 1985-12-02
IT8523124A0 (it) 1985-12-06
ES549805A0 (es) 1986-12-16
IE853053L (en) 1986-06-12
NO862764D0 (no) 1986-07-08
FI88549C (sv) 1993-05-25
JPS62501039A (ja) 1987-04-23
DK165077C (da) 1993-02-22
EP0205472A1 (en) 1986-12-30
JPH0630086B2 (ja) 1994-04-20
PT81612A (en) 1986-01-02
NZ214010A (en) 1988-10-28
DK381686D0 (da) 1986-08-11
MA20594A1 (fr) 1986-07-01
FI862682A (fi) 1986-06-24
KR910003015B1 (ko) 1991-05-15
SE8406312L (sv) 1986-06-13
WO1986003606A1 (en) 1986-06-19
DK165077B (da) 1992-10-05
TR22658A (tr) 1988-02-08
NO170999B (no) 1992-09-28
PT81612B (pt) 1987-09-30
MX158467A (es) 1989-02-03
SE8406312D0 (sv) 1984-12-12
NO862764L (no) 1986-07-08
FI862682A0 (fi) 1986-06-24
ES8702677A1 (es) 1986-12-16
IT1186409B (it) 1987-11-26
EG17290A (en) 1989-06-30
NO170999C (no) 1993-01-06
ATE45825T1 (de) 1989-09-15
FI88549B (fi) 1993-02-15

Similar Documents

Publication Publication Date Title
KR870700156A (ko) 협동하는 컴퓨우터간의 우선권 할당용 장치
SE8405456L (sv) Mycket snabbt minnes- och minnesforvaltningssystem
KR880011675A (ko) 프로그램 가능한 dma 제어기용 컴퓨터 시스템
KR100225215B1 (ko) Pcmcia 카드를 위한 인터럽트 분배 기술
KR910003498A (ko) 마이크로 프로세서
GB1373828A (en) Data processing systems
KR840003084A (ko) 보조서비스 콤퓨터를 갖는 콤퓨터 시스템
JPS5672754A (en) Electronic computer system equipped with memory protecting device
KR900006844A (ko) 연산제어장치의 입출력장치
KR880011679A (ko) Dma 억세스 중재 장치
KR890003024Y1 (ko) 캐쉬 메모리 제어회로
KR940004446A (ko) 버스 인터페이스 장치
KR930004876A (ko) 다중처리 시스템에서 공유자원 액세스 방법 및 회로
KR20000025263A (ko) 버스 제어회로
KR950020176A (ko) 공유 디램(Shared DRAM) 버스 중재회로
KR960018929A (ko) 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈
KR890017620A (ko) 다중 버스 마이크로 컴퓨터 시스템
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
KR930018387A (ko) 인터럽트 처리장치
JPS57178551A (en) Electronic computer
KR910012963A (ko) 다중처리기 시스템의 인터럽트 버스
KR910012953A (ko) 다중처리기 시스템에서의 LSM(Line Selection Matrix)
IT1168874B (it) Perfezionamento nei sistemi calcolatori con ripartizione dei cicli di bus
KR970049651A (ko) 입출력 디바이스 보드의 식별방법
KR940015869A (ko) Cpu의 dma를 이용한 주변로직 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050504

Year of fee payment: 15

EXPY Expiration of term