KR910012953A - 다중처리기 시스템에서의 LSM(Line Selection Matrix) - Google Patents

다중처리기 시스템에서의 LSM(Line Selection Matrix) Download PDF

Info

Publication number
KR910012953A
KR910012953A KR1019890019677A KR890019677A KR910012953A KR 910012953 A KR910012953 A KR 910012953A KR 1019890019677 A KR1019890019677 A KR 1019890019677A KR 890019677 A KR890019677 A KR 890019677A KR 910012953 A KR910012953 A KR 910012953A
Authority
KR
South Korea
Prior art keywords
lsm
local
signal
selection signal
grant
Prior art date
Application number
KR1019890019677A
Other languages
English (en)
Other versions
KR920003849B1 (ko
Inventor
이규호
김강철
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019890019677A priority Critical patent/KR920003849B1/ko
Publication of KR910012953A publication Critical patent/KR910012953A/ko
Application granted granted Critical
Publication of KR920003849B1 publication Critical patent/KR920003849B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음.

Description

다중처리기 시스템에서의 LSM(Line Selection Matrix)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 LSM의 스위칭 경로를 나타낸 개략도,
제2도는 본 발명의 LSM의 구성을 나타낸 블럭도,
제3도는 본 발명의 LSM의 경로를 결정하는 로컬 아비터의 블럭도.

Claims (3)

  1. 하나의 보드 유니트에 2개의 프로세서가 존재하는 다중처리기 시스템에 있어서, 제1도 또는 제2 프로세서로부터 트랜잭션의 성립을 위한 신호(local-start 1), (local-start 2)와, 로컬 아비터로부터 제1 또는 제2경로선택 신호(local-grant 1), (local-grant2)나, 스누핑 콘트롤러로 부터 수눕 선택신호(Snoop-path-enable)가 입력되는 LSM(2)으로 제1어드레스 선택신호와 제2어드레스 선택신호를 각각 또는 동시에 출력하고, 데이터 및 바이트 마키용 LSM(3)으로 제1데이터 선택신호와 제2데이터 선택신호를 각각 또는 동시에 출력하도록한 다중처리기 시스템에서의 LSM.
  2. 제1 및 제2프로세서에서의 LSM 사용요청신호(local-req 1), (local-req 2)가 각각 입력되는 로컬 아비터에서 LSM 콘트롤러(1)로 사용허가신호(local-grant 1), (local-grant 2)를 출력시키도록 한 다중처리기 시스템에서의 LSM.
  3. 제2항에 있어서, LSM을 사용중인 프로세서에 사용중 임을 알리는 신호(local-busy)가 입력되면 로컬 아비터에서 사용허가신호를 출력하지 않도록 한 다중처리기 시스템에서의 LSM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890019677A 1989-12-27 1989-12-27 다중처리기 시스템에서의 LSM(Line Selection Matrix) KR920003849B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890019677A KR920003849B1 (ko) 1989-12-27 1989-12-27 다중처리기 시스템에서의 LSM(Line Selection Matrix)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890019677A KR920003849B1 (ko) 1989-12-27 1989-12-27 다중처리기 시스템에서의 LSM(Line Selection Matrix)

Publications (2)

Publication Number Publication Date
KR910012953A true KR910012953A (ko) 1991-08-08
KR920003849B1 KR920003849B1 (ko) 1992-05-15

Family

ID=19293783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019677A KR920003849B1 (ko) 1989-12-27 1989-12-27 다중처리기 시스템에서의 LSM(Line Selection Matrix)

Country Status (1)

Country Link
KR (1) KR920003849B1 (ko)

Also Published As

Publication number Publication date
KR920003849B1 (ko) 1992-05-15

Similar Documents

Publication Publication Date Title
KR870009298A (ko) 프로세서 선택시스템
KR860006743A (ko) 데이타 처리 시스템
KR900015010A (ko) 멀티 프로세서 시스템을 사용한 데이터 베이스 프로세싱 시스템
KR910003498A (ko) 마이크로 프로세서
KR930008641A (ko) 인터럽트 재시행 시도 감소 장치
DK381686A (da) Prioritetsfordelingskredsloeb til samarbejdende datamaskiner
KR910012953A (ko) 다중처리기 시스템에서의 LSM(Line Selection Matrix)
KR910006855A (ko) 인터럽트 제어회로
KR910008593A (ko) 중앙 처리기용 중단 방식 제어
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
KR910012927A (ko) 효율적인 시스템 제어를 위한 슬롯 어드레스
KR950015097A (ko) 공유메모리를 이용한 이중 프로세서시스템
KR910012963A (ko) 다중처리기 시스템의 인터럽트 버스
KR940000990A (ko) 버스 처리기를 구비한 멀티프로세서 시스템
KR890017607A (ko) 메모리 억세스 순위제어수단을 갖는 데이타 처리 시스템
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR910012965A (ko) 다중처리기 시스템에서의 인터럽트 방법
KR940012142A (ko) 타이콤 시스템 버스를 통한 데이타의 블록 전송방법
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
JPS54139436A (en) Error relief system for buffer control information
KR920013126A (ko) 캐쉬메모리 제어회로
KR910010322A (ko) Rsa 알고리즘을 사용한 보안 모듈 회로
KR930014039A (ko) 계층적 캐시 시스템의 보조캐시 제어기
KR930008614A (ko) 튜얼포트램을 이용한 통신시스템
KR910012951A (ko) 다중처리기 시스템에서의 데이터 전송 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980313

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee