KR910012963A - 다중처리기 시스템의 인터럽트 버스 - Google Patents

다중처리기 시스템의 인터럽트 버스 Download PDF

Info

Publication number
KR910012963A
KR910012963A KR1019890019307A KR890019307A KR910012963A KR 910012963 A KR910012963 A KR 910012963A KR 1019890019307 A KR1019890019307 A KR 1019890019307A KR 890019307 A KR890019307 A KR 890019307A KR 910012963 A KR910012963 A KR 910012963A
Authority
KR
South Korea
Prior art keywords
interrupt
register
information
arbitration
storing
Prior art date
Application number
KR1019890019307A
Other languages
English (en)
Other versions
KR920007170B1 (ko
Inventor
박병관
강경용
심원세
기안도
윤남석
윤용호
이명재
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019890019307A priority Critical patent/KR920007170B1/ko
Publication of KR910012963A publication Critical patent/KR910012963A/ko
Application granted granted Critical
Publication of KR920007170B1 publication Critical patent/KR920007170B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

내용 없음.

Description

다중처리기 시스템의 인터럽트 버스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 개략적인 구성을 나타낸 블럭도.
제2도는 본 발명의 인터럽트 요청기의 블럭도.
제3도는 본 발명의 인터럽트 처리기의 블럭도.

Claims (3)

  1. 여러개의 프로세서가 여러개의 메모리를 공유하는 다중처리기 시스템에 있어서, 하나의 CPU보드에 2개의 프로세서(1), (2)와, 인터럽트를 요청하는 인터럽트 요청기(4)와, 인터럽트를 처리하거나 프로세셔(1), (2)로 알려주어 처리하도록 하는 인터럽트 처린기(5), (6)와, 중재를 수행하는 인터럽트 아비터(7)와, 인터럽트 요청기(4)에서 사용되는 레지스터를 저장하는 제1,제2 요청기 레지스터(8), (10)와, 인터럽트 처리기(5), (6)에서 각각 사용되는 레지스터를 저장하는 제1,제2처리기 레지스터(9), (11)와, 보드내에서 신호선을 형성하여 주는 요청기 어댑터(12)및 처리기 어댑터(13)들로 구성됨을 특징으로 하는 다중 처리기 시스템의 인터럽트버스.
  2. 제1항에 있어서, 인터럽트 요청기(4)는 상태에 대한 정보를 저장하는 상태 레지스터(21)와, 제어용 정보를 저장하는 콘트롤 레지스터(22)와, 메시지 수신기의 결과에 대한 정보를 저장하는 응답레지스터(23)와, 전송할 인터럽트의 내용에 대한 정보를 저장하는 레지스터 화일(24)과,로컬 어드레스의 내용에 따라 레지스터(21)∼(24)중 하나와 연결을 형성하는 레지스터(25)와, 정보를 송신할 때 피리티도 함께 송신하는 패리티 생성기(26)와, 인터럽트의 요청에 필요한 기능 및 동작을 제어하는 인터럽트 요청기 콘트롤러(27)와, 중재를 수행하는 인터럽트 아비터(28)들로 구성한 다중 처리기 시스템의 인터럽트 버스.
  3. 제1항에 있어서, 인터럽트 처리기(5), (6)는 상태에 대한 정보를 저장하는 상태 레지스터(31)와, 제어용 정보를 저장하는 콘트롤 레지스터(32)와, 중재에 사용되는 중재용 정보를 저장하는 중재 레지스터(33)와 인터럽트 벡터를 종류별로 나누어 저장하는 레지스터화일(34)과, 로컬 어드레스의 내용에 따라 레지스터(31)∼(34)중 하나의 연결을 형성하는 디코우더(35)와, 인터럽트 요청기(4)의 아비터(28)에 대응하여 인터럽트 중재를 수행하는 처리기 인터럽트 아비터(36)와, 전달되어 정보의 패리티를 검사하는 패리티 검출기(37)와, 인터럽트 처리기에 필요한 기능 및 동작을 제어하는 인터럽트 처리기 콘트롤러(38)들로 구성한 다중처리기 시스템의 인터럽트 버스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890019307A 1989-12-22 1989-12-22 다중처리기 시스템의 인터럽트 버스 정합장치 KR920007170B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890019307A KR920007170B1 (ko) 1989-12-22 1989-12-22 다중처리기 시스템의 인터럽트 버스 정합장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890019307A KR920007170B1 (ko) 1989-12-22 1989-12-22 다중처리기 시스템의 인터럽트 버스 정합장치

Publications (2)

Publication Number Publication Date
KR910012963A true KR910012963A (ko) 1991-08-08
KR920007170B1 KR920007170B1 (ko) 1992-08-27

Family

ID=19293462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019307A KR920007170B1 (ko) 1989-12-22 1989-12-22 다중처리기 시스템의 인터럽트 버스 정합장치

Country Status (1)

Country Link
KR (1) KR920007170B1 (ko)

Also Published As

Publication number Publication date
KR920007170B1 (ko) 1992-08-27

Similar Documents

Publication Publication Date Title
KR960006502B1 (ko) 인터럽트 재시행 시도 감소 장치
JPH056223B2 (ko)
KR920020316A (ko) 컴퓨터 시스템에서 트랜잭션을 수행하기 위한 쿼드러쳐 버스 프로토콜
KR930002958A (ko) 프로세서간 통신을 위한 메모리 공유 장치
DK381686A (da) Prioritetsfordelingskredsloeb til samarbejdende datamaskiner
KR940020230A (ko) 업 그레이드 가능한 데이타 처리 시스템
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
KR910012963A (ko) 다중처리기 시스템의 인터럽트 버스
KR940018763A (ko) 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치.
JPH05289987A (ja) バス権調停回路
JPS56143072A (en) Hung up release and processing system in multiprocessor processing system
KR960029993A (ko) 컴퓨터 분야의 인터럽트 제어 장치
KR920003849B1 (ko) 다중처리기 시스템에서의 LSM(Line Selection Matrix)
JPH0374751A (ja) 入出力制御装置
KR950015097A (ko) 공유메모리를 이용한 이중 프로세서시스템
KR100216255B1 (ko) 멀티프로세서 시스템의 인터페이스 처리회로
JPS636892B2 (ko)
KR880011679A (ko) Dma 억세스 중재 장치
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
KR920013114A (ko) 다중처리기 시스템에서의 고장진단장치
KR940000986A (ko) 리던던시를 갖는 통신제어회로
KR900005308A (ko) 버스 리퀘스트 알고리즘
JPS633350A (ja) 半導体記憶装置
JPH0216667A (ja) プロセッサ・システム
JPH0342762A (ja) マルチプロセッサシステムのプロセッサ間通信方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020730

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee