KR950015097A - 공유메모리를 이용한 이중 프로세서시스템 - Google Patents

Abstract

본 발명은 컴퓨터 시스템에 있어서 공유메모리를 이용한 이중 프로세서시스 에 관한 것으로, 종래에 두 개의 신호(R,ACLK)와 본 발명의 두 개의 신호(IR, Slnt)를 이용하여 타측 마이크로프로세서로부터 필요한 데이타를 얻기 위해 버퍼(20)(40), 공유메모리(30), 제어논리부(60)로 구성되는 발명으로서, 종래에 불필요한 동작으로 인한 로우컬 버스의 지체현상을 해결함으로써 각각의 프로세서가 필요로 하는 데이타를 신속하게 얻도록 하는 것을 가능하게 한다.

Description

공유메모리를 이용한 이중 프로세서시스템

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 종래기술의 공유 메모리 구성도. 제2도는 본 발명의 구성도.

Claims (1)

1. 소정의 세머포어 레지스터(30')를 갖는 한개의 공유메모리(30)와, 상기 공유메모리(30)를 공유하는 제1프로세서(1) 및 제2프로세서(50)와, 상기 공유메모리(30)와 상기 두 프로세서를 (10, 50)사이에 각각 접속되어 소정의 제어신호에 응답하는 제1버퍼(20) 및 제2버퍼(40)와, 상기 두 프로세서들(10, 50)중 어느 하나가 상대의 다른 프로세서가 보유한 데이타를 얻기 위해 소정의 인터럽트 유구신호(IR1또는 IR2)를 발생하면, 이에 응답하여 필요 데이타를 보유한 다른 상대 프로세서에 소정의 인터럽트 대기신호(Slnt2 또는 Slntl)를 제공하여 대기하도록 하고, 상기 두 버퍼들(20, 40)중 어느 하나의 상기 인터럽트 요구신호를 발생시킨 쪽이 상기 제1버퍼(20) 또는 제2버퍼940)에 인에이블 신호(ENI 또는 EN2)를 인가하고, 상기 버퍼들(20, 40)중 어느 하나가 인에이블되어 상기의 인터럽트 발생 프로세서가 상기 공유메모리(30)의 상기 세마포어 레지스터(30')에 상대 프로세서로부터 필요로 하는 데이타의 사양을 독출하면 소정의 응답신호(ACK1 또는 ACK2)를 발생함과 동시에, 상대 프로세서에 걸어둔 인터럽트 대기신호(Slnt2 또 Slnt1)를 해제하고, 상대 버퍼에 인에이블 신호(EN2 또는 EN1)를 보내어 상기의 상대 프로세서가 상기 세머포어 레지스터(30')로부터 데이타의 사양을 읽어 상기의 필요한 데이타를 상기 공유메모리(30)로부터 읽어오는 동작에 의해서, 어느 한쪽의 프로세서가 다른 한쪽의 데이타가 필요할시에 계속적인 폴링없이 상기 인터럽트 요구신호(IRI 또는 IR2)를 전송하므로써, 다른쪽 프로세서가 보유한 상기의 필요한 데이타를 읽을 수 있도록 하기 위한 제어논리부(60)를 포함하는 공유 메모리를 이용한 이중 프로세서시스템.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.