KR960042387A - 하이파이플러스 인터럽트버스 중재방법 - Google Patents
하이파이플러스 인터럽트버스 중재방법 Download PDFInfo
- Publication number
- KR960042387A KR960042387A KR1019950014434A KR19950014434A KR960042387A KR 960042387 A KR960042387 A KR 960042387A KR 1019950014434 A KR1019950014434 A KR 1019950014434A KR 19950014434 A KR19950014434 A KR 19950014434A KR 960042387 A KR960042387 A KR 960042387A
- Authority
- KR
- South Korea
- Prior art keywords
- arbitration
- interrupt
- interrupt bus
- data
- transmitting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
본 하이파이플러스 인터럽트버스 중재방법은 다중프로세서 구조를 갖는 주전산기시스템에 있어서 인터럽트 전송속도를 높이기 위한 것이다. 이를 위하여 본 중재방법은 다중 프로세서중 인터럽트버스의 사용을 요구하는 소정의 보드에서 인터럽트버스 중재를 위해 소정의 중재정보가 생성되면, 2클럭주기동안에 생성되도록 디코딩하는 단계; 1클럭단위로 생성되는 디코딩된 데이타를 인터럽트 버스로 동시에 전송하는 단계; 전송단계를 통해 전송된 데이타를 인터럽트버스상의 중재정보와 동시에 와이어드 오아(Wired-OR)한 다음 소정보드로 전송하는 단계; 와이어드 오아되어 전송된 데이타와 디코딩된 데이타를 비교하여 중재승리여부를 결정한 신호를 소정 보드내의 인터럽트제어기로 전송하는 단계를 포함하여 수행된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 인터럽트버스 중재기의 중재방법에 대한 블럭도, 제5도는 본 발명에 따른 중재방법의 전송주기 및 중재정보를 요약한 표이다.
Claims (2)
- 각 보드별로 인터럽트제어기를 구비한 다중 프로세서간의 데이타송수신을 하이파이플러스 버스를 이용하여 수행하는 컴퓨터시스템의 하이파이 인터럽트버스 중재방법에 있어서; 상기 다중 프로세서중 상기 인터럽트버스의 사용을 요구하는 소정의 보드에서 상기 인터럽트버스 중재를 위해 소정의 중재정보가 생성되면, 2클럭주기동안에 생성되도록 디코딩하는 단계; 1클럭단위로 생성되는 디코딩된 데이타를 상기 인터럽트 버스로 동시에 전송하는 단계; 상기 전송단계를 통해 전송된 데이타를 상기 인터럽트버스상의 중재정보와 동시에 와이어드오아(Wired-OR)한 다음 상기 소정보드로 전송하는 단계; 와이어드 오아되어 전송된 데이타와 상기 디코딩된데이타를 비교하여 중재승리여부를 결정한 신호를 상기 소정 보드내의 인터럽트 제어기로 전송하는 단계를 포함함을 특징으로 하는 하이파이플러스 인터럽트버스 중재방법.
- 제1항에 있어서, 상기 디코딩된 데이타는 16비트를 이용하여 상기 컴퓨터시스템에서 상기 중재정보를 생성한 보드가 장착된 슬롯어드레스를 나타냄을 특징으로 하는 하이파이플러스 인터럽트버스 중재방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950014434A KR960042387A (ko) | 1995-05-31 | 1995-05-31 | 하이파이플러스 인터럽트버스 중재방법 |
CN96105321A CN1143779A (zh) | 1995-05-31 | 1996-05-31 | 使用改进型自编码分配中断仲裁技术的多处理机系统 |
US08/657,848 US5845131A (en) | 1995-05-31 | 1996-05-31 | Multiprocessor system employing an improved self-coded distributed interrupt arbitration technique |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950014434A KR960042387A (ko) | 1995-05-31 | 1995-05-31 | 하이파이플러스 인터럽트버스 중재방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960042387A true KR960042387A (ko) | 1996-12-21 |
Family
ID=19416315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950014434A KR960042387A (ko) | 1995-05-31 | 1995-05-31 | 하이파이플러스 인터럽트버스 중재방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5845131A (ko) |
KR (1) | KR960042387A (ko) |
CN (1) | CN1143779A (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19955776C1 (de) * | 1999-11-19 | 2001-07-19 | Infineon Technologies Ag | Multitasking-Prozessorsystem |
US6704830B1 (en) | 2000-01-05 | 2004-03-09 | Tektronix, Inc. | Apparatus for wire-or bus expansion between two instrument chassis |
US6976108B2 (en) * | 2001-01-31 | 2005-12-13 | Samsung Electronics Co., Ltd. | System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities |
JP4148223B2 (ja) * | 2005-01-28 | 2008-09-10 | セイコーエプソン株式会社 | プロセッサおよび情報処理方法 |
TW201248504A (en) * | 2011-05-30 | 2012-12-01 | Novatek Microelectronics Corp | Arbitration circuit and arbitration method thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5067071A (en) * | 1985-02-27 | 1991-11-19 | Encore Computer Corporation | Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus |
US5168568A (en) * | 1989-02-06 | 1992-12-01 | Compaq Computer Corporation | Delaying arbitration of bus access in digital computers |
US5179707A (en) * | 1990-06-01 | 1993-01-12 | At&T Bell Laboratories | Interrupt processing allocation in a multiprocessor system |
US5410710A (en) * | 1990-12-21 | 1995-04-25 | Intel Corporation | Multiprocessor programmable interrupt controller system adapted to functional redundancy checking processor systems |
US5495615A (en) * | 1990-12-21 | 1996-02-27 | Intel Corp | Multiprocessor interrupt controller with remote reading of interrupt control registers |
JP2625589B2 (ja) * | 1991-04-22 | 1997-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセッサ・システム |
-
1995
- 1995-05-31 KR KR1019950014434A patent/KR960042387A/ko not_active Application Discontinuation
-
1996
- 1996-05-31 CN CN96105321A patent/CN1143779A/zh active Pending
- 1996-05-31 US US08/657,848 patent/US5845131A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5845131A (en) | 1998-12-01 |
CN1143779A (zh) | 1997-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920006858A (ko) | 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치 | |
KR850000718A (ko) | 멀티 프로세서시스템 | |
KR960018949A (ko) | 브리지 및 컴퓨터 시스템 | |
KR850007129A (ko) | 버스제어수단을 갖춘 마이크로 컴퓨터 시스템 | |
JPS60181866A (ja) | キ−デ−タエミユレ−シヨン方式 | |
KR950033878A (ko) | 버스 시스템 | |
KR960039713A (ko) | 이동통신 시스템에서 셀렉터와 다수개의 보코더 인터페이스 장치 및 방법 | |
KR960042387A (ko) | 하이파이플러스 인터럽트버스 중재방법 | |
KR960029991A (ko) | 버스중재방법 및 그 장치 | |
KR950704742A (ko) | 파이프라인식 데이타 순서화 시스템(Pipelined Data Ordering System) | |
JPS55154851A (en) | Data transmission system | |
KR960025046A (ko) | 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템 | |
KR910008592A (ko) | Cpu의 버스 소유권의 해제 방지 지연 논리 | |
KR950023107A (ko) | 공용버스에서의 버스점유 중재장치 | |
KR910012959A (ko) | 다중처리기 시스템에서의 인터럽트 전송 방법 | |
KR970019243A (ko) | 폴링통신방법 | |
KR950023193A (ko) | 이중화 프로세서 보드의 이중화 제어방법 및 그 장치 | |
KR960018929A (ko) | 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈 | |
JP2982811B2 (ja) | アクセス制御装置 | |
KR970002399B1 (ko) | 안정적인 버스 중재정보 구동을 위한 상태 할당방법(State assignment for stable drive of bus arbirtation information) | |
KR950015097A (ko) | 공유메모리를 이용한 이중 프로세서시스템 | |
KR900013404A (ko) | 패리티변환방식의 프로세서간 데이터 송수신 장치 | |
KR920001815B1 (ko) | 인터럽트 버스의 동기방법 | |
KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
KR940020193A (ko) | 에이 엠 코드(am code) 발생 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |