JP2982811B2 - アクセス制御装置 - Google Patents

アクセス制御装置

Info

Publication number
JP2982811B2
JP2982811B2 JP63209802A JP20980288A JP2982811B2 JP 2982811 B2 JP2982811 B2 JP 2982811B2 JP 63209802 A JP63209802 A JP 63209802A JP 20980288 A JP20980288 A JP 20980288A JP 2982811 B2 JP2982811 B2 JP 2982811B2
Authority
JP
Japan
Prior art keywords
access
data
data processing
keyboard
input device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63209802A
Other languages
English (en)
Other versions
JPH0258116A (ja
Inventor
勲 笹崎
繁 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63209802A priority Critical patent/JP2982811B2/ja
Publication of JPH0258116A publication Critical patent/JPH0258116A/ja
Application granted granted Critical
Publication of JP2982811B2 publication Critical patent/JP2982811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概 要〕 データ処理部のアクセスに応じて入力データを送出す
るアクセス制御装置に関し、 アクセス時間の異なる入力装置に対して、アクセスサ
イクルを変更することなく正常なアクセスを可能にする
ことを目的とし、 接続される入力装置のアクセス時間に応じて、この入
力装置をアクセスするためのアドレスデータの送出回数
を設定可能なアクセス回数設定手段と、該アクセス回数
設定手段で設定された回数のアドレスデータの送出を固
定アクセスサイクルで前記入力装置に対して行うデータ
処理手段と、該データ処理手段からのアドレスデータを
ラッチして前記入力装置に送出し、前記入力装置から該
ラッチされたアドレスデータに応じて入力データが送出
された時点で、該入力データを前記データ処理手段に送
出するインタフェース制御手段とを有し、前記データ処
理手段は、該インタフェース制御手段から送出されデー
タを逐次読み取ることで構成する。
〔産業上の利用分野〕
本発明は、コンソール制御装置のデータ処理部のアク
セスに応じて入力データを送出する入力装置のアクセス
制御方式に関する。特に、接続される各入力装置のアク
セス時間の相違をハードウェアの変更を伴わずに吸収す
ることができるアクセス制御装置に関する。
なお、本発明のアクセス制御方式は、アクセス時間の
長い(コンソール制御装置からのアクセスに対してデー
タ送出が遅い)入力装置を接続する場合に特に有効であ
る。
〔従来の技術〕
コンソール制御装置のデータ処理部が、接続されてい
る入力装置(例えばキーボード)に対して行なう従来の
アクセス処理では、そのアクセスサイクルは、接続され
る入力装置のアクセス時間に応じてあらかじめ決められ
ている。すなわち、接続される入力装置のアクセス時間
が長い場合には、それに応じてデータ処理部のアクセス
サイクルを長くして入力データの取りこぼしがないよう
に制御されている。
データ処理部におけるこのようなアクセスサイクルの
制御は、入力装置のアクセス時間に応じてデータが送出
される所定のタイミングで、レスポンス制御部が送出す
る所定の信号(Ready)をデータ処理部(プロセッサ)
が取り込み、それによってバス上に送出されている入力
装置からのデータを読み取り、一つのアクセスサイクル
を終了する手順で行なわれている。
〔発明が解決しようとする課題〕
したがって、アクセス時間の異なる入力装置が接続さ
れる場合には、レスポンス制御部がその所定の信号を送
出するタイミングを変更しなければならず、レスポンス
制御部を含むハードウェアの設定変更あるいは入れ替え
が必要であった。
一方、近年のコンピュータシステムでは各ハードウェ
アのモジュール化が行なわれ、一つのシステム構築にお
いて、アクセス時間の異なる入力装置を自由に組み合わ
せることができるシステムの要求が高まっている。
ところが、例えば入力装置としてのキーボードには、
ピアノキースイッチを用いたアクセス時間の短いキーボ
ード、あるいはタッチセンサを用いているために、その
電圧変換に要する遅延によりアクセス時間の比較的長い
キーボードなどがあるが、接続される入力装置のアクセ
ス時間に応じて、ハードウェアを変更しデータ処理部の
アクセスサイクルを変更しなければならないことは、シ
ステム構築の自由度を大きく束縛する要因であった。
本発明は、このような従来の問題点を解決するもの
で、アクセス時間の異なる入力装置に対して、アクセス
サイクルを変更することなく正常なアクセスを可能にす
るアクセス制御装置を提供することを目的とする。
〔課題を解決するための手段〕
第1図は、本発明の原理ブロック図である。
図において、アクセス回数設定手段103は、接続され
る入力装置101のアクセス時間に応じて、この入力装置
をアクセスするためのアドレスデータの送出回数を設定
する。
データ処理手段105は、アクセス回数設定手段103で設
定された回数のアドレスデータの送出を固定アクセスサ
イクルで入力装置101に対して行う。
インタフェース制御手段107は、データ処理手段105か
らのアドレスデータをラッチして入力装置101に送出
し、入力装置101から該ラッチされたアドレスデータに
応じて入力データが送出された時点で、該入力データを
前記データ処理手段105に送出する。
そしてデータ処理手段105はインタフェース制御手段1
07から送出されたデータを逐次読み取る。
〔作 用〕
本発明は、データ処理手段105が入力装置101に対して
任意のアクセスサイクルでアクセス回数設定手段103で
設定された回数のアクセスを行う。入力装置101からこ
のアクセスに応じて入力データが送出された時点(換言
すれば入力装置からの応答があった時点)で、インタフ
ェース制御手段107は入力データをデータ処理手段103に
送出する。
このように、入力装置101はデータ処理手段103からの
アクセスに応じて、データを正常に出力するまでアクセ
スが継続され、またデータ処理手段103は正常なデータ
が出力された時点でその読み取りを行なう。
したがって、アクセス時間の異なる入力装置の変更に
際しては、そのアクセス回数の変更により対応可能であ
るので、アクセスサイクル変更のためのハードウェアの
変更を不要にすることができる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に
説明する。
第2図は、本発明の一実施例の構成を示すブロック図
である。
図において、中央制御装置(CPU)201に収容されるメ
インバス203には、コンソール制御装置210を介して複数
の入出力装置が接続されるが、ここでは入力装置として
キーボード231が接続された状態を示す。
コンソール制御装置210は、データ処理部(MPU)21
1、データ処理部211に収容されるローカルバス212、ロ
ーカルバス212とメインバス203とのインタフェース制御
を行なうバスインタフェース制御部213、ローカルバス2
12とキーボード231とのインタフェース制御を行なうイ
ンタフェースレジスタ214、ローカルバス212に接続され
複数の入出力装置に対する所定のアクセスサイクルを決
定するレスポンス制御部215、ローカルバス212に接続さ
れ制御プログラムその他が格納されるROM216を備える。
ここで、本発明の特徴とするところは、本実施例で
は、キーボード231のアクセス時間に応じて繰り返すア
クセスの回数を設定するアクセス回数設定部217をコン
ソール制御装置210に設け、そのデータ処理部211は、イ
ンタフェースレジスタ214を介して、アクセス回数設定
部217により設定される回数のアクセスを繰り返し、そ
の最後のアクセスタイミングで、キーボード231から送
出されローカルバス212上にあるデータを取り込む構成
にある。
なお、アクセス回数設定部217は、制御プログラムそ
の他が格納されるROM216を入れ替えるROMカード方式に
よっても容易に実現可能である。また、接続されるキー
ボード231の種類を自動的に判定し、それに応じてアク
セス回数を選択する構成としてもよい。接続されるキー
ボードの種類の判定は、例えば、接続コードのコネクタ
部のピンパターンを各キーボードごとに区別し、そのピ
ンパターンをコンソール制御装置210側で読み取る構成
など、公知の方法により実現可能である。
ここで、インタフェースレジスタ214は、データ処理
部211から送出され対応する入出力装置を指定するアド
レスデータをデコードするデコーダ部221、このデコー
ド出力に応じてアドレスデータをラッチするラッチ部22
3、デコード出力およびデータ処理部211からのリード信
号に応じて、キーボード231からのデータをローカルバ
ス212に送出するデータゲート部225により構成される。
第3図は、本実施例の動作を説明するタイムチャート
である。
第3図(a)はローカルバス212上のアドレス線の状
態を示し、所定のアクセスサイクルに応じてデータ処理
部211からアドレスデータが断続的に送出される。な
お、そのアドレスがキーボード231を指定する場合に
は、同様にリード信号も送出される。
第3図(b)は、インタフェースレジスタ214のラッ
チ部223にラッチされ、キーボード231に送出されるアド
レスデータの状態であり、キーボード側では連続したア
ドレスデータとして処理される。
第3図(c)は、キーボード231がデータ処理部211か
らのアクセス(アドレスデータ)に応じて、所定のアク
セス時間に対応して入力データを送出するタイミングを
示す。
第3図(d)は、アクセス回数設定部217により設定
された回数の最後のアクセスに応じて、ローカルバス21
2上に送出され、またデータ処理部211に読み取られるデ
ータを示す。
第4図は、キーボードに入力されるデータの送出処理
系の概略を示す図である。
第4図(a)は、ピアノキースイッチを用いたキーボ
ードAであり、アドレス線401の状態によってキーマト
リクス403を調べ、どのキーが押下されているかを検出
して入力データ信号として送出する構成である。
第4図(b)は、タッチセンサを用いたキーボードB
であり、同様にアドレス線411の状態によってキーマト
リクス413を調べ、キー(タッチセンサ)の押下状態を
所定の電圧に変換する電圧変換部415を介して、入力デ
ータ信号として送出する構成である。したがって、この
電圧変換の時間が加算されアクセス時間が長くなってい
る。
以下、第2図および第3図を参照して、キーボードA
およびキーボードBがそれぞれ接続されたときの動作例
を説明する。
通常、コンソール制御装置210は、アクセス時間の短
いキーボードAが接続される状態に初期設定されている
とする。すなわち、レスポンス制御部215は、キーボー
ドAのアクセス時間に対応したタイミングで所定の信号
を送出するように設定されており、データ処理部211の
アクセスサイクルが決定される構成になっている。
ここで、アクセス時間の比較的長いキーボードBを接
続する場合には、データ処理部211のアクセスサイクル
は変更せず、アクセス回数設定部217でそのアクセス回
数を設定し、正常なデータが送出されるまでアクセスが
継続されるように制御する。
すなわち、データ処理部211から所定のアクセスサイ
クルに応じて送出されるアドレスデータは、インタフェ
ースレジスタ214のデコード部221でデコードされ、その
アドレスが接続されているキーボードBを指定している
ときに、ラッチ部223にそのアドレスデータをラッチさ
せる。このラッチ動作により、データ処理部211から設
定された回数のアクセスが繰り返されその都度アドレス
データが送出されても、キーボードB側では一つのアク
セスサイクル内の動作として処理することが可能にな
る。
さらに、キーボードBからそのアクセス時間に応じて
送出されるデータ(第3図(c))は、インタフェース
レジスタ214のデータゲート部225を介して、第3図
(d)に示すように、あらかじめ設定された回数の最後
のアクセスタイミングに対応してローカルバス212上に
送出される。一方、データ処理部211では、そのタイミ
ングでローカルバス212上のデータを取り込む制御が行
なわれる。
このように、アクセス時間の長いキーボードBをアク
セスするときには、安定したデータが出力されるまでア
クセスを継続し、最後のアクセスタイミングのデータを
採用することにより正常なアクセスを可能にするもので
ある。すなわち、アクセス時間の異なるキーボードAあ
るいはキーボードBに対して、コンソール制御装置210
の固有のアクセスサイクルに左右されずに、そのアクセ
ス回数の設定だけで容易に対応することができる。
〔発明の効果〕 上述したように、本発明によれば、アクセス時間の長
い入力装置が接続される場合には、正常なデータが送出
されデータ処理部に取り込むことができるまで、所定の
アクセスサイクルでそのアクセスが繰り返される。した
がって、アクセス時間の異なる入力装置を接続する場合
には、ハードウェアの変更が必要なアクセスサイクルの
変更ではなく、アクセス回数の制御により対応すること
ができるので、それらの接続変更が容易になってシステ
ム構築の自由度が拡がり、実用的には極めて有用であ
る。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例の構成を示すブロック図、 第3図は本実施例の動作を説明するタイムチャート、 第4図はキーボードに入力されるデータの送出処理系の
概略を示す図である。 図において、 101は入力装置、 103はアクセス回数設定手段、 105はデータ処理手段、 107はインタフェース制御手段、 210はコンソール制御装置、 211はデータ処理部(MPU)、 212はローカルバス、 213はバスインタフェース制御部、 214はインタフェースレジスタ、 215はレスポンス制御部、 216はROM、 217はアクセス回数設定部、 221はデコーダ部、 223はラッチ部、 225はデータゲート部、 231はキーボードである。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】接続される入力装置のアクセス時間に応じ
    て、この入力装置をアクセスするためのアドレスデータ
    の送出回数を設定可能なアクセス回数設定手段と、 該アクセス回数設定手段で設定された回数のアドレスデ
    ータの送出を、固定アクセスサイクルで前記入力装置に
    対して行うデータ処理手段と、 該データ処理手段からのアドレスデータをラッチして前
    記入力装置に送出し、前記入力装置から該ラッチされた
    アドレスデータに応じて入力データが送出された時点
    で、該入力データを前記データ処理手段に送出するイン
    タフェース制御手段とを有し、 前記データ処理手段は、該インタフェース制御手段から
    送出されたデータを逐次読み取ること を特徴とするアクセス制御装置。
JP63209802A 1988-08-24 1988-08-24 アクセス制御装置 Expired - Fee Related JP2982811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63209802A JP2982811B2 (ja) 1988-08-24 1988-08-24 アクセス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63209802A JP2982811B2 (ja) 1988-08-24 1988-08-24 アクセス制御装置

Publications (2)

Publication Number Publication Date
JPH0258116A JPH0258116A (ja) 1990-02-27
JP2982811B2 true JP2982811B2 (ja) 1999-11-29

Family

ID=16578838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63209802A Expired - Fee Related JP2982811B2 (ja) 1988-08-24 1988-08-24 アクセス制御装置

Country Status (1)

Country Link
JP (1) JP2982811B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229417A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 入力装置

Also Published As

Publication number Publication date
JPH0258116A (ja) 1990-02-27

Similar Documents

Publication Publication Date Title
JP2982811B2 (ja) アクセス制御装置
EP0546354B1 (en) Interprocessor communication system and method for multiprocessor circuitry
EP0370780B1 (en) A communication command control system between CPUs
US5692161A (en) Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral
JP2720838B2 (ja) データ転送装置
KR960007835B1 (ko) 다중 프로세서의 공통 메모리 억세스 장치
JP2734992B2 (ja) 情報処理装置
JPS63245095A (ja) 遠隔制御装置
SU1262511A1 (ru) Устройство дл сопр жени двух вычислительных машин
JP2824890B2 (ja) Scsiプロトコル制御装置
JP2927090B2 (ja) 並列制御計算機
JPH09311716A (ja) Lan装置
JPH08123745A (ja) 情報処理装置
KR940006833B1 (ko) 공유자원 억세스 요구 제어장치
KR0164351B1 (ko) 멀티프로세서간 데이타 송수신 장치 및 방법
JPS5922145A (ja) 割込制御方式
KR910003497A (ko) 내부 버스라인 수를 줄인 데이타 처리장치
JPH07182081A (ja) 拡張基板種別認識方式及びスロット位置認識方式
JPH05151151A (ja) バス変換装置
JPH04101539A (ja) 回線制御装置
JPH04157556A (ja) 識別番号付与方式
JPH04267450A (ja) データ入力制御方式
KR19990058631A (ko) 디엠에이 콘트롤러
JPH01234962A (ja) バス制御方式
JPS6388644A (ja) 中央処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees