JPH07182081A - 拡張基板種別認識方式及びスロット位置認識方式 - Google Patents
拡張基板種別認識方式及びスロット位置認識方式Info
- Publication number
- JPH07182081A JPH07182081A JP32560593A JP32560593A JPH07182081A JP H07182081 A JPH07182081 A JP H07182081A JP 32560593 A JP32560593 A JP 32560593A JP 32560593 A JP32560593 A JP 32560593A JP H07182081 A JPH07182081 A JP H07182081A
- Authority
- JP
- Japan
- Prior art keywords
- board
- main body
- expansion
- data bus
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】特別な信号線等を必要とせずに拡張基板の種類
をシステム本体に認識させ、また拡張基板にスロットの
位置を通知する。 【構成】システム本体1と拡張基板2a〜2dとが予め
定められた複数本の制御信号線と所定ビット幅のデータ
バスを介して接続されるコンピュータシステムにおい
て、システム本体1の立ち上げ期間内に複数本の制御信
号線の内の例えばアクノレッジ信号線7a〜7dを介し
て各拡張基板へ順次トリガ信号を送信する手段と、シス
テム立ち上げ期間内でかつ上記トリガ信号を受信してい
る期間内において共有データバス3を介して基板種別を
システム本体1へ送信する手段とを具備してなることを
特徴とする。
をシステム本体に認識させ、また拡張基板にスロットの
位置を通知する。 【構成】システム本体1と拡張基板2a〜2dとが予め
定められた複数本の制御信号線と所定ビット幅のデータ
バスを介して接続されるコンピュータシステムにおい
て、システム本体1の立ち上げ期間内に複数本の制御信
号線の内の例えばアクノレッジ信号線7a〜7dを介し
て各拡張基板へ順次トリガ信号を送信する手段と、シス
テム立ち上げ期間内でかつ上記トリガ信号を受信してい
る期間内において共有データバス3を介して基板種別を
システム本体1へ送信する手段とを具備してなることを
特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、例えば拡張基板が実装
される複数の拡張用スロットを有し、各スロットが予め
定められた複数本の制御信号線と所定ビット幅のデータ
バスを介してシステム本体にバス接続されるコンピュー
タシステム等に適用して好適な拡張基板種別認識方式及
びスロット位置認識方式に関する。
される複数の拡張用スロットを有し、各スロットが予め
定められた複数本の制御信号線と所定ビット幅のデータ
バスを介してシステム本体にバス接続されるコンピュー
タシステム等に適用して好適な拡張基板種別認識方式及
びスロット位置認識方式に関する。
【0002】
【従来の技術】従来、コンピュータシステム等の拡張用
スロットに実装された拡張基板の種類を認識する場合、
システム本体とスロットとの間に専用の信号線を設け
て、その信号線を介して基板種別を認識する、又は認識
用のソフトウエアにより拡張基板にアクセスして基板種
別を読み取り、基板の種類を認識する等の方式が採られ
ていた。
スロットに実装された拡張基板の種類を認識する場合、
システム本体とスロットとの間に専用の信号線を設け
て、その信号線を介して基板種別を認識する、又は認識
用のソフトウエアにより拡張基板にアクセスして基板種
別を読み取り、基板の種類を認識する等の方式が採られ
ていた。
【0003】また、拡張基板に当該拡張基板が挿入され
たスロットの位置を通知する場合においても、システム
本体とスロットとの間に専用の信号線を設けて、その信
号線を介してスロット位置を通知する、又は通知用のソ
フトウエアによりスロット位置を通知する等の方式が採
られていた。
たスロットの位置を通知する場合においても、システム
本体とスロットとの間に専用の信号線を設けて、その信
号線を介してスロット位置を通知する、又は通知用のソ
フトウエアによりスロット位置を通知する等の方式が採
られていた。
【0004】
【発明が解決しようとする課題】上述したように、従来
の拡張基板種別認識方式及びスロット位置認識方式で
は、シシテム本体が拡張基板の種類を認識する場合にお
いても、また拡張基板に当該拡張基板が挿入されたスロ
ットの位置を通知する場合においても、専用の信号線に
より行っているため、システム本体の有するスロットの
数に応じてこれらの信号線が増加するという不都合があ
った。
の拡張基板種別認識方式及びスロット位置認識方式で
は、シシテム本体が拡張基板の種類を認識する場合にお
いても、また拡張基板に当該拡張基板が挿入されたスロ
ットの位置を通知する場合においても、専用の信号線に
より行っているため、システム本体の有するスロットの
数に応じてこれらの信号線が増加するという不都合があ
った。
【0005】また、ソフトウエアにより拡張基板の種類
の認識及びスロット位置の通知を行う場合においても、
拡張基板毎にアクセスしなければならないため、拡張基
板の数が増加するとその増加に応じて認識処理にかかる
時間が増加してしまい、さらに、拡張基板が実装されて
いない拡張用スロットへのアクセス時に、CPUの動作
が停止状態にならないよう予め設定されたデータを送信
するハードウエアが必要となるという不都合があった。
の認識及びスロット位置の通知を行う場合においても、
拡張基板毎にアクセスしなければならないため、拡張基
板の数が増加するとその増加に応じて認識処理にかかる
時間が増加してしまい、さらに、拡張基板が実装されて
いない拡張用スロットへのアクセス時に、CPUの動作
が停止状態にならないよう予め設定されたデータを送信
するハードウエアが必要となるという不都合があった。
【0006】本発明は、上記実情に鑑みてなされたもの
であり、特別な信号線を必要とせずに、かつソフトウエ
アの処理を介在させる必要もなく拡張基板の種類をシス
テム本体に認識させ、また拡張基板にスロットの位置を
通知する拡張基板種別認識方式及びスロット位置認識方
式を提供することにある。
であり、特別な信号線を必要とせずに、かつソフトウエ
アの処理を介在させる必要もなく拡張基板の種類をシス
テム本体に認識させ、また拡張基板にスロットの位置を
通知する拡張基板種別認識方式及びスロット位置認識方
式を提供することにある。
【0007】
【課題を解決するための手段】本発明による拡張基板種
別認識方式は、拡張基板が実装される複数の拡張用スロ
ットを有し、各スロットが予め定められた複数本の制御
信号線と所定ビット幅のデータバスを介してシステム本
体にバス接続されるコンピュータシステムにおいて、シ
ステム本体に設けられ、システム立ち上げ期間内に上記
複数本の制御信号線の内の特定の制御信号線を介して各
拡張基板へ順次トリガ信号を送信する手段と、拡張基板
各々に設けられ、システム立ち上げ期間内でかつ上記ト
リガ信号を受信している期間内において上記データバス
を介して基板種別をシステム本体へ送信する手段とを具
備してなることを特徴とする。
別認識方式は、拡張基板が実装される複数の拡張用スロ
ットを有し、各スロットが予め定められた複数本の制御
信号線と所定ビット幅のデータバスを介してシステム本
体にバス接続されるコンピュータシステムにおいて、シ
ステム本体に設けられ、システム立ち上げ期間内に上記
複数本の制御信号線の内の特定の制御信号線を介して各
拡張基板へ順次トリガ信号を送信する手段と、拡張基板
各々に設けられ、システム立ち上げ期間内でかつ上記ト
リガ信号を受信している期間内において上記データバス
を介して基板種別をシステム本体へ送信する手段とを具
備してなることを特徴とする。
【0008】また、本発明による拡張基板種別認識方式
は、拡張基板が実装される複数の拡張用スロットを有
し、各スロットが予め定められた複数本の制御信号線と
所定ビット幅のデータバスを介してシステム本体にバス
接続されるコンピュータシステムにおいて、拡張基板各
々に設けられ、システム立ち上げ期間内に複数本の制御
信号線を介して基板種別をシステム本体へ送信する手段
を具備してなることを特徴とする。
は、拡張基板が実装される複数の拡張用スロットを有
し、各スロットが予め定められた複数本の制御信号線と
所定ビット幅のデータバスを介してシステム本体にバス
接続されるコンピュータシステムにおいて、拡張基板各
々に設けられ、システム立ち上げ期間内に複数本の制御
信号線を介して基板種別をシステム本体へ送信する手段
を具備してなることを特徴とする。
【0009】また、本発明による拡張基板種別認識方式
は、拡張基板が実装される複数の拡張用スロットを有
し、各スロットが予め定められた複数本の制御信号線と
所定ビット幅のデータバスを介してシステム本体にバス
接続されるコンピュータシステムにおいて、拡張基板各
々に設けられ、当該拡張基板が挿入されているスロット
位置を認識する手段と、この認識結果に基づいてシステ
ム立ち上げ期間内における上記データバス中の当該拡張
基板への割り当てを判断する手段と、システム立ち上げ
期間内に上記判断結果により割り当てられたデータバス
を介して基板種別をシステム本体へ送信する手段とを具
備してなることを特徴とする。
は、拡張基板が実装される複数の拡張用スロットを有
し、各スロットが予め定められた複数本の制御信号線と
所定ビット幅のデータバスを介してシステム本体にバス
接続されるコンピュータシステムにおいて、拡張基板各
々に設けられ、当該拡張基板が挿入されているスロット
位置を認識する手段と、この認識結果に基づいてシステ
ム立ち上げ期間内における上記データバス中の当該拡張
基板への割り当てを判断する手段と、システム立ち上げ
期間内に上記判断結果により割り当てられたデータバス
を介して基板種別をシステム本体へ送信する手段とを具
備してなることを特徴とする。
【0010】また、本発明によるスロット位置認識方式
は、拡張基板が実装される複数の拡張用スロットを有
し、各スロットが予め定められた複数本の制御信号線と
所定ビット幅のデータバスを介してシステム本体にバス
接続されるコンピュータシステムにおいて、システム本
体に設けられ、システム立ち上げ期間内に上記複数本の
制御信号線の内の特定の制御信号線を介して各拡張基板
へ順次トリガ信号を送信する手段と、上記トリガ信号に
同期して上記データバスにスロット番号を出力する手段
と、拡張基板各々に設けられ、システム立ち上げ期間内
でかつ上記トリガ信号を受信している期間内において上
記データバスに出力されたスロット番号を取り込むこと
により挿入されているスロット位置を認識する手段とを
具備してなることを特徴とする。
は、拡張基板が実装される複数の拡張用スロットを有
し、各スロットが予め定められた複数本の制御信号線と
所定ビット幅のデータバスを介してシステム本体にバス
接続されるコンピュータシステムにおいて、システム本
体に設けられ、システム立ち上げ期間内に上記複数本の
制御信号線の内の特定の制御信号線を介して各拡張基板
へ順次トリガ信号を送信する手段と、上記トリガ信号に
同期して上記データバスにスロット番号を出力する手段
と、拡張基板各々に設けられ、システム立ち上げ期間内
でかつ上記トリガ信号を受信している期間内において上
記データバスに出力されたスロット番号を取り込むこと
により挿入されているスロット位置を認識する手段とを
具備してなることを特徴とする。
【0011】
【作用】本発明の構成によれば、システム立ち上げ期間
内にシステム本体に設けられた送信手段が複数本の制御
信号線の内の特定の制御信号線を介して各拡張基板へ順
次トリガ信号を送信する。また、拡張基板各々に設けら
れた送信手段がシステム立ち上げ期間内でかつこのトリ
ガ信号を受信している期間内において共有データバスを
介して基板種別をシステム本体へ送信する。そして、シ
ステム本体が各拡張基板より送信されてくる基板種別を
レジスタに格納する。
内にシステム本体に設けられた送信手段が複数本の制御
信号線の内の特定の制御信号線を介して各拡張基板へ順
次トリガ信号を送信する。また、拡張基板各々に設けら
れた送信手段がシステム立ち上げ期間内でかつこのトリ
ガ信号を受信している期間内において共有データバスを
介して基板種別をシステム本体へ送信する。そして、シ
ステム本体が各拡張基板より送信されてくる基板種別を
レジスタに格納する。
【0012】これにより、システム立ち上げ完了後にこ
のレジスタを参照することで実装された拡張基板の基板
種別を認識することができる。また、本発明の構成によ
れば、システム立ち上げ期間内に拡張基板各々に設けら
れた送信手段が各々に持つ複数本の制御信号線を介して
基板種別をシステム本体へ送信する。そして、システム
本体が各拡張基板より送信されてくる基板種別をレジス
タに格納する。
のレジスタを参照することで実装された拡張基板の基板
種別を認識することができる。また、本発明の構成によ
れば、システム立ち上げ期間内に拡張基板各々に設けら
れた送信手段が各々に持つ複数本の制御信号線を介して
基板種別をシステム本体へ送信する。そして、システム
本体が各拡張基板より送信されてくる基板種別をレジス
タに格納する。
【0013】これにより、システム立ち上げ完了後にこ
のレジスタを参照することで実装された拡張基板の基板
種別を認識することができる。また、本発明の構成によ
れば、システム立ち上げ期間内に拡張基板各々に設けら
れた認識手段が当該拡張基板が挿入されているスロット
位置を認識する。また、判断手段が認識手段の認識結果
に基づいてシステム立ち上げ期間内における共有データ
バス中の当該拡張基板への割り当てを判断する。そし
て、送信手段がこの判断手段により割り当てられたデー
タバスを介して基板種別をシステム本体へ送信する。さ
らに、システム本体が各拡張基板より送信されてくる基
板種別をレジスタに格納する。
のレジスタを参照することで実装された拡張基板の基板
種別を認識することができる。また、本発明の構成によ
れば、システム立ち上げ期間内に拡張基板各々に設けら
れた認識手段が当該拡張基板が挿入されているスロット
位置を認識する。また、判断手段が認識手段の認識結果
に基づいてシステム立ち上げ期間内における共有データ
バス中の当該拡張基板への割り当てを判断する。そし
て、送信手段がこの判断手段により割り当てられたデー
タバスを介して基板種別をシステム本体へ送信する。さ
らに、システム本体が各拡張基板より送信されてくる基
板種別をレジスタに格納する。
【0014】これにより、システム立ち上げ完了後にこ
のレジスタを参照することで実装された拡張基板の基板
種別を認識することができる。また、本発明の構成によ
れば、システム本体に設けられた送信手段が複数本の制
御信号線の内の特定の制御信号線を介して各拡張基板へ
順次トリガ信号を送信する。また、出力手段がこのトリ
ガ信号に同期して共有データバスにスロット番号を出力
する。そして、拡張基板各々に設けられる認識手段がシ
ステム立ち上げ期間内でかつ上記トリガ信号を受信して
いる期間内において共有データバスに出力されたスロッ
ト番号を取り込むことにより挿入されているスロット位
置を認識する。これにより、拡張基板の各々が当該拡張
基板の挿入されているスロットの番号を認識することに
なる。
のレジスタを参照することで実装された拡張基板の基板
種別を認識することができる。また、本発明の構成によ
れば、システム本体に設けられた送信手段が複数本の制
御信号線の内の特定の制御信号線を介して各拡張基板へ
順次トリガ信号を送信する。また、出力手段がこのトリ
ガ信号に同期して共有データバスにスロット番号を出力
する。そして、拡張基板各々に設けられる認識手段がシ
ステム立ち上げ期間内でかつ上記トリガ信号を受信して
いる期間内において共有データバスに出力されたスロッ
ト番号を取り込むことにより挿入されているスロット位
置を認識する。これにより、拡張基板の各々が当該拡張
基板の挿入されているスロットの番号を認識することに
なる。
【0015】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図1は本発明の実施例に係る拡張基板種別認識方式
及びスロット位置認識方式を適用してなるコンピュータ
システム等の装置接続を示すブロック図である。
る。図1は本発明の実施例に係る拡張基板種別認識方式
及びスロット位置認識方式を適用してなるコンピュータ
システム等の装置接続を示すブロック図である。
【0016】同実施例に係るコンピュータシステムのシ
ステム本体1には4個の拡張用スロットを有し、この拡
張用スロットには拡張基板2a〜2dが実装されてい
る。システム本体1にはシステム本体1及び拡張基板2
a〜2dが共有するメモリが存在し、拡張基板2a〜2
dがこのメモリにアクセスするときには、まずリクエス
ト信号線6a〜6dを介してリクエスト信号を出力し
て、システム本体1からアクノレッジ信号線7a〜7d
を介して送信されてくるアクノレッジ信号を待つ。そし
て、このアクノレッジ信号の受信を確認してからメモリ
のアクセスを行う。このとき、拡張基板2a〜2dはア
ドレスバス4を介してシステム本体1の持つ共有メモリ
にアクセスする。
ステム本体1には4個の拡張用スロットを有し、この拡
張用スロットには拡張基板2a〜2dが実装されてい
る。システム本体1にはシステム本体1及び拡張基板2
a〜2dが共有するメモリが存在し、拡張基板2a〜2
dがこのメモリにアクセスするときには、まずリクエス
ト信号線6a〜6dを介してリクエスト信号を出力し
て、システム本体1からアクノレッジ信号線7a〜7d
を介して送信されてくるアクノレッジ信号を待つ。そし
て、このアクノレッジ信号の受信を確認してからメモリ
のアクセスを行う。このとき、拡張基板2a〜2dはア
ドレスバス4を介してシステム本体1の持つ共有メモリ
にアクセスする。
【0017】また、システム本体1と拡張基板2a〜2
dとのデータ通信は双方向通信可能な共有データバス3
を介して行われる。同実施例では、この共有データバス
3は32ビットの幅を持つものとする。
dとのデータ通信は双方向通信可能な共有データバス3
を介して行われる。同実施例では、この共有データバス
3は32ビットの幅を持つものとする。
【0018】そして、拡張基板2a〜2dにはシステム
本体1に対して割り込み要求信号を出力する割り込み信
号線8a〜8d、割り込み信号線9a〜9dが各々2本
ずづ設けられている。
本体1に対して割り込み要求信号を出力する割り込み信
号線8a〜8d、割り込み信号線9a〜9dが各々2本
ずづ設けられている。
【0019】さらに、システム本体1がシステム立ち上
げ期間内であるとき、拡張基板2a〜2dにはリセット
信号線4を介してリセット信号が送信されている。ま
ず、図2乃至図5を参照して第1実施例を説明する。
げ期間内であるとき、拡張基板2a〜2dにはリセット
信号線4を介してリセット信号が送信されている。ま
ず、図2乃至図5を参照して第1実施例を説明する。
【0020】システム本体1に電源が投入されると、シ
ステムは立ち上げ期間に入り、システム本体1は拡張基
板2a〜2dに対して順次パルスを送信する。図2は第
1実施例のシステム本体に設けられるパルス信号を発生
させるための回路を示す図である。
ステムは立ち上げ期間に入り、システム本体1は拡張基
板2a〜2dに対して順次パルスを送信する。図2は第
1実施例のシステム本体に設けられるパルス信号を発生
させるための回路を示す図である。
【0021】この回路は、システム立ち上げ期間内に順
次パルス信号を発生させる回路であり、クロックの立ち
上がり毎にパルス1、パルス2、パルス3、パルス4、
パルス1とパルス信号を発生させる。このパルス信号を
システム立ち上げ期間内に例えばアクノレッジ信号線7
a〜7dを介して拡張基板2a〜2dへ順次出力する。
次パルス信号を発生させる回路であり、クロックの立ち
上がり毎にパルス1、パルス2、パルス3、パルス4、
パルス1とパルス信号を発生させる。このパルス信号を
システム立ち上げ期間内に例えばアクノレッジ信号線7
a〜7dを介して拡張基板2a〜2dへ順次出力する。
【0022】同実施例では、4個の拡張用スロットを前
提としているが、拡張用スロットの個数に応じてパルス
信号の発生回路を決定すればよい。また、図3は、第1
実施例のシステム本体に設けられるアクノレッジ信号と
パルス信号とを切り替える回路を示す図である。
提としているが、拡張用スロットの個数に応じてパルス
信号の発生回路を決定すればよい。また、図3は、第1
実施例のシステム本体に設けられるアクノレッジ信号と
パルス信号とを切り替える回路を示す図である。
【0023】通常時、アクノレッジ信号線7a〜7dに
はアクノレッジ信号が出力されるが、システム立ち上げ
時にはパルス信号が出力される。なお、図3に示す回路
は対拡張基板2a用の回路であり、同実施例では同様の
回路を拡張基板2b〜2d用にも必要とする。
はアクノレッジ信号が出力されるが、システム立ち上げ
時にはパルス信号が出力される。なお、図3に示す回路
は対拡張基板2a用の回路であり、同実施例では同様の
回路を拡張基板2b〜2d用にも必要とする。
【0024】拡張基板2a〜2dは、リセット信号線5
を介してリセット信号を受信し、かつアクノレッジ信号
線7a〜7dを介してパルス信号を受信している間、共
有データバス3を介して基板種別をシステム本体1へ送
信する。
を介してリセット信号を受信し、かつアクノレッジ信号
線7a〜7dを介してパルス信号を受信している間、共
有データバス3を介して基板種別をシステム本体1へ送
信する。
【0025】図5は、第1実施例の拡張基板に設けられ
るシステム立ち上げ期間内にアクノレッジ信号を受信し
たときに基板種別をシステム本体へ送信する回路を示し
た図である。
るシステム立ち上げ期間内にアクノレッジ信号を受信し
たときに基板種別をシステム本体へ送信する回路を示し
た図である。
【0026】なお、この回路は基板種別の1ビットを出
力する回路であり、基板種別を表現できるビット数分だ
け必要となる。拡張基板2a〜2dから出力された基板
種別は、システム本体1のレジスタに格納される。
力する回路であり、基板種別を表現できるビット数分だ
け必要となる。拡張基板2a〜2dから出力された基板
種別は、システム本体1のレジスタに格納される。
【0027】図4は、第1実施例のシステム本体に設け
られる拡張基板から送信された基板種別を格納するレジ
スタを示した図である。このレジスタは、システム立ち
上げ期間内であり、かつ当該拡張基板2a〜2dにパル
ス信号を送信中のときは拡張基板2a〜2dから送信さ
れる基板種別を取り込み、通常時はデータ内容の保持動
作を行う。
られる拡張基板から送信された基板種別を格納するレジ
スタを示した図である。このレジスタは、システム立ち
上げ期間内であり、かつ当該拡張基板2a〜2dにパル
ス信号を送信中のときは拡張基板2a〜2dから送信さ
れる基板種別を取り込み、通常時はデータ内容の保持動
作を行う。
【0028】なお、図4に示すレジスタは基板種別の1
ビットを格納するレジスタであり、基板種別を表現でき
るビット数分だけ必要となる。また、対拡張基板2a用
のレジスタであるため、同実施例では同様のレジスタを
拡張基板2b〜2d用にも必要とする。
ビットを格納するレジスタであり、基板種別を表現でき
るビット数分だけ必要となる。また、対拡張基板2a用
のレジスタであるため、同実施例では同様のレジスタを
拡張基板2b〜2d用にも必要とする。
【0029】上述の構成により、システム本体1は、シ
ステム立ち上げ完了後に図4に示すレジスタを参照する
のみで実装された拡張基板2a〜2dの基板種別を認識
できることとなる。
ステム立ち上げ完了後に図4に示すレジスタを参照する
のみで実装された拡張基板2a〜2dの基板種別を認識
できることとなる。
【0030】次に、図6乃至図7を参照して第2実施例
を説明する。システム本体1に電源が投入されると、シ
ステムは立ち上げ期間に入り、システム本体1は拡張基
板2a〜2dに対してリセット信号を送信する。
を説明する。システム本体1に電源が投入されると、シ
ステムは立ち上げ期間に入り、システム本体1は拡張基
板2a〜2dに対してリセット信号を送信する。
【0031】拡張基板2a〜2dは、システム本体1か
らリセット信号線5を介してリセット信号を受信する
と、リクエスト信号線6a〜6d、割り込み信号線8a
〜8d及び割り込み信号線9a〜9dを介して基板種別
をシステム本体1へ送信する。同実施例では3本の制御
信号線を介して送信しているため、基板種別は3ビット
で表現可能な範囲内に限定されるが、使用可能な制御信
号線の数に応じて基板種別を表現するビット数を増加さ
せることが可能である。
らリセット信号線5を介してリセット信号を受信する
と、リクエスト信号線6a〜6d、割り込み信号線8a
〜8d及び割り込み信号線9a〜9dを介して基板種別
をシステム本体1へ送信する。同実施例では3本の制御
信号線を介して送信しているため、基板種別は3ビット
で表現可能な範囲内に限定されるが、使用可能な制御信
号線の数に応じて基板種別を表現するビット数を増加さ
せることが可能である。
【0032】図6は、第2実施例の拡張基板に設けられ
るシステム立ち上げ期間内に制御信号線(図はリクエス
ト信号線)を介して基板種別をシステム本体へ送信する
回路を示した図であり、この回路は、リセット信号の受
信中のみ基板種別を送信する回路である。
るシステム立ち上げ期間内に制御信号線(図はリクエス
ト信号線)を介して基板種別をシステム本体へ送信する
回路を示した図であり、この回路は、リセット信号の受
信中のみ基板種別を送信する回路である。
【0033】なお、図6に示す回路は、基板種別を送信
するのに使用される制御信号線の数分だけ必要となる。
この拡張基板2a〜2dから複数本の制御信号線を介し
て送信される基板種別は、システム本体1のレジスタに
格納される。
するのに使用される制御信号線の数分だけ必要となる。
この拡張基板2a〜2dから複数本の制御信号線を介し
て送信される基板種別は、システム本体1のレジスタに
格納される。
【0034】図7は、第2実施例のシステム本体に設け
られる拡張基板から送信された基板種別を格納するレジ
スタを示した図である。このレジスタは、システム立ち
上げ期間中は拡張基板2a〜2dから送信される基板種
別を取り込み、通常時はデータ内容の保持動作を行う。
られる拡張基板から送信された基板種別を格納するレジ
スタを示した図である。このレジスタは、システム立ち
上げ期間中は拡張基板2a〜2dから送信される基板種
別を取り込み、通常時はデータ内容の保持動作を行う。
【0035】なお、図7に示すレジスタは基板種別の1
ビットを格納するレジスタであり、基板種別を送信する
のに使用される制御信号線の数分だけ必要となる。ま
た、同実施例ではこのレジスタを拡張基板2a〜2d用
分必要とする。
ビットを格納するレジスタであり、基板種別を送信する
のに使用される制御信号線の数分だけ必要となる。ま
た、同実施例ではこのレジスタを拡張基板2a〜2d用
分必要とする。
【0036】上述の構成により、システム本体1は、シ
ステム立ち上げ完了後に図7に示すレジスタを参照する
のみで実装された拡張基板2a〜2dの基板種別を認識
できることとなる。
ステム立ち上げ完了後に図7に示すレジスタを参照する
のみで実装された拡張基板2a〜2dの基板種別を認識
できることとなる。
【0037】次に、図8乃至図9を参照して第3実施例
を説明する。システム本体1に電源が投入されると、シ
ステムは立ち上げ期間に入り、システム本体1は拡張基
板2a〜2dに対して順次パルスを送信する。また、拡
張基板2a〜2dは当該拡張基板が挿入されているスロ
ット位置を認識する。
を説明する。システム本体1に電源が投入されると、シ
ステムは立ち上げ期間に入り、システム本体1は拡張基
板2a〜2dに対して順次パルスを送信する。また、拡
張基板2a〜2dは当該拡張基板が挿入されているスロ
ット位置を認識する。
【0038】このシステム本体1に設けられるパルス信
号を発生させるための回路は第1実施例の図2に示す回
路と同様である。また、スロット位置の認識方法として
は、接続コネクタ等の検出端子による認識方法、ディッ
プスイッチ等の設定による認識方法等が考えられる。
号を発生させるための回路は第1実施例の図2に示す回
路と同様である。また、スロット位置の認識方法として
は、接続コネクタ等の検出端子による認識方法、ディッ
プスイッチ等の設定による認識方法等が考えられる。
【0039】同実施例では、検出端子を2本備えて、2
ビットで表現できるスロット位置まで、即ち4つのスロ
ット位置までを認識できるものとする。図8は、第3実
施例の拡張基板に設けられるシステム立ち上げ期間内に
共有データバス中において当該拡張基板に割り当てられ
たデータバスを介して基板種別をシステム本体へ送信す
る回路を示した図である。
ビットで表現できるスロット位置まで、即ち4つのスロ
ット位置までを認識できるものとする。図8は、第3実
施例の拡張基板に設けられるシステム立ち上げ期間内に
共有データバス中において当該拡張基板に割り当てられ
たデータバスを介して基板種別をシステム本体へ送信す
る回路を示した図である。
【0040】拡張基板2a〜2d各々に設けられた検出
端子の検出結果は、図8の信号A、Bとして入力され、
デコーダによりデコードされる。このデコード結果によ
り、デコーダ出力が0(例えば拡張基板2a)であった
場合には、データバスの全32ビット幅中、先頭から8
ビットを使用して基板種別をシステム本体1に送信す
る。同様にデコーダ出力が1(例えば拡張基板2b)で
あった場合には、次の8ビットを使用して基板種別をシ
ステム本体1に送信する。
端子の検出結果は、図8の信号A、Bとして入力され、
デコーダによりデコードされる。このデコード結果によ
り、デコーダ出力が0(例えば拡張基板2a)であった
場合には、データバスの全32ビット幅中、先頭から8
ビットを使用して基板種別をシステム本体1に送信す
る。同様にデコーダ出力が1(例えば拡張基板2b)で
あった場合には、次の8ビットを使用して基板種別をシ
ステム本体1に送信する。
【0041】なお、図8の回路は各拡張基板の基板種別
を表現する先頭ビットを出力するための回路であり、基
板種別を表現可能なビット数分必要となる。図9は、第
3実施例のシステム本体1に設けられる拡張基板から送
信された基板種別を格納するレジスタを示した図であ
る。
を表現する先頭ビットを出力するための回路であり、基
板種別を表現可能なビット数分必要となる。図9は、第
3実施例のシステム本体1に設けられる拡張基板から送
信された基板種別を格納するレジスタを示した図であ
る。
【0042】このレジスタは、システム立ち上げ期間中
は拡張基板2a〜2dから送信される基板種別を取り込
み、通常時はデータ内容の保持動作を行う。なお、図9
に示すレジスタは基板種別の1ビットを格納するレジス
タであり、基板種別を送信するのに使用される制御信号
線の数分だけ必要となる。また、同実施例ではこのレジ
スタを拡張基板2a〜2d用分必要とする。
は拡張基板2a〜2dから送信される基板種別を取り込
み、通常時はデータ内容の保持動作を行う。なお、図9
に示すレジスタは基板種別の1ビットを格納するレジス
タであり、基板種別を送信するのに使用される制御信号
線の数分だけ必要となる。また、同実施例ではこのレジ
スタを拡張基板2a〜2d用分必要とする。
【0043】次に、図10乃至図12を参照して第4実
施例を説明する。システム本体1に電源が投入される
と、システムは立ち上げ期間に入り、システム本体1は
拡張基板2a〜2dに対して順次パルス信号を送信し、
かつこのパルス信号に同期して共有データバスにスロッ
ト番号を出力する。
施例を説明する。システム本体1に電源が投入される
と、システムは立ち上げ期間に入り、システム本体1は
拡張基板2a〜2dに対して順次パルス信号を送信し、
かつこのパルス信号に同期して共有データバスにスロッ
ト番号を出力する。
【0044】図10は第4実施例のシステム本体1に設
けられるパルス信号を発生させ、かつこのパルス信号に
同期して共有データバスにスロット番号を出力するため
の回路を示す図である。
けられるパルス信号を発生させ、かつこのパルス信号に
同期して共有データバスにスロット番号を出力するため
の回路を示す図である。
【0045】この回路は、システム立ち上げ期間内に順
次パルス信号を発生させ、かつこのパルス信号に同期し
て共有データバスにスロット番号を出力する回路であ
り、クロックの立ち上がり毎にパルス1、パルス2、パ
ルス3、パルス4、パルス1とパルス信号を発生させ
る。そして、このパルス信号をシステム立ち上げ期間内
に例えばアクノレッジ信号線7a〜7dを介して拡張基
板2a〜2dへ順次出力する。また、このパルス信号に
同期して共有データバス3に拡張基板2a〜2dが実装
されているスロット番号を出力する。
次パルス信号を発生させ、かつこのパルス信号に同期し
て共有データバスにスロット番号を出力する回路であ
り、クロックの立ち上がり毎にパルス1、パルス2、パ
ルス3、パルス4、パルス1とパルス信号を発生させ
る。そして、このパルス信号をシステム立ち上げ期間内
に例えばアクノレッジ信号線7a〜7dを介して拡張基
板2a〜2dへ順次出力する。また、このパルス信号に
同期して共有データバス3に拡張基板2a〜2dが実装
されているスロット番号を出力する。
【0046】なお、同実施例では、共有データバス3の
任意の2ビットを使用してスロット番号の送信を行う例
を示している。このパルス信号は、第1実施例の図3に
示した回路によりアクノレッジ信号とパルス信号との切
り替えが行われる。また、スロット番号は、図11に示
した回路によりシステム立ち上げ期間内において共有デ
ータバス3へ出力される。
任意の2ビットを使用してスロット番号の送信を行う例
を示している。このパルス信号は、第1実施例の図3に
示した回路によりアクノレッジ信号とパルス信号との切
り替えが行われる。また、スロット番号は、図11に示
した回路によりシステム立ち上げ期間内において共有デ
ータバス3へ出力される。
【0047】図11は、第4実施例のシステム本体に設
けられるデータ出力とスロット番号出力とを切り替える
回路を示す図である。拡張基板2a〜2dは、リセット
信号線5を介してリセット信号を受信し、かつアクノレ
ッジ信号線7a〜7dを介してパルス信号を受信してい
る間、共通データバス3を介して送信されてくるスロッ
ト番号を取り込む。
けられるデータ出力とスロット番号出力とを切り替える
回路を示す図である。拡張基板2a〜2dは、リセット
信号線5を介してリセット信号を受信し、かつアクノレ
ッジ信号線7a〜7dを介してパルス信号を受信してい
る間、共通データバス3を介して送信されてくるスロッ
ト番号を取り込む。
【0048】図12は、第4実施例の拡張基板に設けら
れるシステム本体から送信されたスロット番号を格納す
るレジスタを示した図である。このレジスタは、システ
ム立ち上げ期間内であり、かつパルス信号を受信中のと
きはシステム本体1から送信される基板種別を取り込
み、通常時はデータ内容の保持動作を行う。
れるシステム本体から送信されたスロット番号を格納す
るレジスタを示した図である。このレジスタは、システ
ム立ち上げ期間内であり、かつパルス信号を受信中のと
きはシステム本体1から送信される基板種別を取り込
み、通常時はデータ内容の保持動作を行う。
【0049】なお、図12に示すレジスタはスロット番
号の1ビットを格納するレジスタであり、スロット番号
を表現できるビット数分だけ必要となる。上述の構成に
より、拡張基板2a〜2dは、システム立ち上げ完了後
に図12に示すレジスタを参照するのみで実装されたス
ロットの位置を認識できることとなる。
号の1ビットを格納するレジスタであり、スロット番号
を表現できるビット数分だけ必要となる。上述の構成に
より、拡張基板2a〜2dは、システム立ち上げ完了後
に図12に示すレジスタを参照するのみで実装されたス
ロットの位置を認識できることとなる。
【0050】
【発明の効果】以上詳述したように本発明によれば、特
別な信号線を必要とせずに、即ち既存の信号線をシステ
ム立ち上げ期間内において転用することにより、かつソ
フトウエアの処理を介在させる必要もなく拡張基板の種
類をシステム本体に認識させ、また拡張基板にスロット
の位置を通知することが可能となる。
別な信号線を必要とせずに、即ち既存の信号線をシステ
ム立ち上げ期間内において転用することにより、かつソ
フトウエアの処理を介在させる必要もなく拡張基板の種
類をシステム本体に認識させ、また拡張基板にスロット
の位置を通知することが可能となる。
【図1】本発明の実施例に係る拡張基板種別認識方式及
びスロット位置認識方式を適用してなるコンピュータシ
ステム等の装置接続を示すブロック図。
びスロット位置認識方式を適用してなるコンピュータシ
ステム等の装置接続を示すブロック図。
【図2】第1実施例のシステム本体に設けられるパルス
信号を発生させるための回路を示す図。
信号を発生させるための回路を示す図。
【図3】第1実施例のシステム本体に設けられるアクノ
レッジ信号とパルス信号とを切り替える回路を示す図。
レッジ信号とパルス信号とを切り替える回路を示す図。
【図4】第1実施例のシステム本体に設けられる拡張基
板から送信された基板種別を格納するレジスタを示した
図。
板から送信された基板種別を格納するレジスタを示した
図。
【図5】第1実施例の拡張基板に設けられるシステム立
ち上げ期間内にアクノレッジ信号を受信したときに基板
種別をシステム本体へ送信する回路を示した図。
ち上げ期間内にアクノレッジ信号を受信したときに基板
種別をシステム本体へ送信する回路を示した図。
【図6】第2実施例の拡張基板に設けられるシステム立
ち上げ期間内に制御信号線を介して基板種別をシステム
本体へ送信する回路を示した図。
ち上げ期間内に制御信号線を介して基板種別をシステム
本体へ送信する回路を示した図。
【図7】第2実施例のシステム本体に設けられる拡張基
板から送信された基板種別を格納するレジスタを示した
図。
板から送信された基板種別を格納するレジスタを示した
図。
【図8】第3実施例の拡張基板に設けられるシステム立
ち上げ期間内に共有データバス中において当該拡張基板
に割り当てられたデータバスを介して基板種別をシステ
ム本体へ送信する回路を示した図。
ち上げ期間内に共有データバス中において当該拡張基板
に割り当てられたデータバスを介して基板種別をシステ
ム本体へ送信する回路を示した図。
【図9】第3実施例のシステム本体に設けられる拡張基
板から送信された基板種別を格納するレジスタを示した
図。
板から送信された基板種別を格納するレジスタを示した
図。
【図10】第4実施例のシステム本体1に設けられるパ
ルス信号を発生させ、かつこのパルス信号に同期して共
有データバスにスロット番号を出力するための回路を示
す図。
ルス信号を発生させ、かつこのパルス信号に同期して共
有データバスにスロット番号を出力するための回路を示
す図。
【図11】第4実施例のシステム本体に設けられるデー
タ出力とスロット番号出力とを切り替える回路を示す
図。
タ出力とスロット番号出力とを切り替える回路を示す
図。
【図12】第4実施例の拡張基板に設けられるシステム
本体1から送信されたスロット番号を格納するレジスタ
を示した図。
本体1から送信されたスロット番号を格納するレジスタ
を示した図。
1…システム本体、2a,2b,2c,2d…拡張基
板、3…共有データバス、4…アドレスバス、5…リセ
ット信号線、6a,6b,6c,6d…リクエスト信号
線、7a,7b,7c,7d…アクノレッジ信号線、8
a,8b,8c,8d…割り込み信号線1、9a,9
b,9c,9d…割り込み信号線2。
板、3…共有データバス、4…アドレスバス、5…リセ
ット信号線、6a,6b,6c,6d…リクエスト信号
線、7a,7b,7c,7d…アクノレッジ信号線、8
a,8b,8c,8d…割り込み信号線1、9a,9
b,9c,9d…割り込み信号線2。
Claims (4)
- 【請求項1】 拡張基板が実装される複数の拡張用スロ
ットを有し、各スロットが予め定められた複数本の制御
信号線と所定ビット幅のデータバスを介してシステム本
体にバス接続されるコンピュータシステムにおいて、 システム本体に設けられ、システム立ち上げ期間内に上
記複数本の制御信号線の内の特定の制御信号線を介して
各拡張基板へ順次トリガ信号を送信する手段と、拡張基
板各々に設けられ、システム立ち上げ期間内でかつ上記
トリガ信号を受信している期間内において上記データバ
スを介して基板種別をシステム本体へ送信する手段とを
具備してなることを特徴とする拡張基板種別認識方式。 - 【請求項2】 拡張基板が実装される複数の拡張用スロ
ットを有し、各スロットが予め定められた複数本の制御
信号線と所定ビット幅のデータバスを介してシステム本
体にバス接続されるコンピュータシステムにおいて、 拡張基板各々に設けられ、システム立ち上げ期間内に複
数本の制御信号線を介して基板種別をシステム本体へ送
信する手段を具備してなることを特徴とする拡張基板種
別認識方式。 - 【請求項3】 拡張基板が実装される複数の拡張用スロ
ットを有し、各スロットが予め定められた複数本の制御
信号線と所定ビット幅のデータバスを介してシステム本
体にバス接続されるコンピュータシステムにおいて、 拡張基板各々に設けられ、当該拡張基板が挿入されてい
るスロット位置を認識する手段と、この認識結果に基づ
いてシステム立ち上げ期間内における上記データバス中
の当該拡張基板への割り当てを判断する手段と、システ
ム立ち上げ期間内に上記判断結果により割り当てられた
データバスを介して基板種別をシステム本体へ送信する
手段とを具備してなることを特徴とする拡張基板種別認
識方式。 - 【請求項4】 拡張基板が実装される複数の拡張用スロ
ットを有し、各スロットが予め定められた複数本の制御
信号線と所定ビット幅のデータバスを介してシステム本
体にバス接続されるコンピュータシステムにおいて、 システム本体に設けられ、システム立ち上げ期間内に上
記複数本の制御信号線の内の特定の制御信号線を介して
各拡張基板へ順次トリガ信号を送信する手段と、上記ト
リガ信号に同期して上記データバスにスロット番号を出
力する手段と、拡張基板各々に設けられ、システム立ち
上げ期間内でかつ上記トリガ信号を受信している期間内
において上記データバスに出力されたスロット番号を取
り込むことにより挿入されているスロット位置を認識す
る手段とを具備してなることを特徴とするスロット位置
認識方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32560593A JPH07182081A (ja) | 1993-12-24 | 1993-12-24 | 拡張基板種別認識方式及びスロット位置認識方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32560593A JPH07182081A (ja) | 1993-12-24 | 1993-12-24 | 拡張基板種別認識方式及びスロット位置認識方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07182081A true JPH07182081A (ja) | 1995-07-21 |
Family
ID=18178745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32560593A Pending JPH07182081A (ja) | 1993-12-24 | 1993-12-24 | 拡張基板種別認識方式及びスロット位置認識方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07182081A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011164826A (ja) * | 2010-02-08 | 2011-08-25 | Nec Corp | ユニット収容装置、ユニット、システム、ユニット収容装置の製造方法及びユニット制御方法。 |
-
1993
- 1993-12-24 JP JP32560593A patent/JPH07182081A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011164826A (ja) * | 2010-02-08 | 2011-08-25 | Nec Corp | ユニット収容装置、ユニット、システム、ユニット収容装置の製造方法及びユニット制御方法。 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7577781B2 (en) | Bus system for use with information processing apparatus | |
US5123089A (en) | Apparatus and protocol for local area network | |
EP0141302A2 (en) | Data processing system | |
JPH10177545A (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
JPH07182081A (ja) | 拡張基板種別認識方式及びスロット位置認識方式 | |
JP2864824B2 (ja) | データ伝送速度変換装置 | |
JPH1145227A (ja) | データ転送方式およびデータ転送装置 | |
KR100225531B1 (ko) | 교환기에 있어서 하위레벨프로세서와 디바이스간 정합장치 | |
KR0154470B1 (ko) | 보조제어장치와 외부장치간 정합회로 | |
KR100298234B1 (ko) | 다수의서브시스템간통신방법및그장치 | |
JPH05324545A (ja) | バス制御装置 | |
JP2982811B2 (ja) | アクセス制御装置 | |
KR960005743B1 (ko) | 이중화로 동작하는 프로세서 장치에서 데이타 전송확인 신호 발생 장치 | |
JP2724323B2 (ja) | 信号切換装置および信号切換方法 | |
JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
JPS61270952A (ja) | デ−タ伝送方式 | |
JP2734992B2 (ja) | 情報処理装置 | |
JP3351581B2 (ja) | データ中継装置 | |
KR100244471B1 (ko) | 다이렉트 메모리 엑세스 제어기 및 그 제어방법 | |
US7093053B2 (en) | Console chip and single memory bus system | |
KR100531729B1 (ko) | 피씨 병렬포트를 이용한 주변기기와의 인터페이스 장치 및그 방법 | |
JPS59160256A (ja) | プロセツサ制御方式 | |
JPH07110794A (ja) | プロセッサ間バスの送受信同時制御インターフェース回路 | |
JPH04314157A (ja) | 通信装置 | |
JPS61213958A (ja) | Cpu間デ−タ伝送方式 |