JPH0258116A - 入力装置のアクセス制御方式 - Google Patents

入力装置のアクセス制御方式

Info

Publication number
JPH0258116A
JPH0258116A JP63209802A JP20980288A JPH0258116A JP H0258116 A JPH0258116 A JP H0258116A JP 63209802 A JP63209802 A JP 63209802A JP 20980288 A JP20980288 A JP 20980288A JP H0258116 A JPH0258116 A JP H0258116A
Authority
JP
Japan
Prior art keywords
access
input device
data
data processing
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63209802A
Other languages
English (en)
Other versions
JP2982811B2 (ja
Inventor
Isao Sasazaki
勲 笹崎
Shigeru Hashimoto
繁 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63209802A priority Critical patent/JP2982811B2/ja
Publication of JPH0258116A publication Critical patent/JPH0258116A/ja
Application granted granted Critical
Publication of JP2982811B2 publication Critical patent/JP2982811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 データ処理部のアクセスに応じて入力データを送出する
入力装置のアクセス制御方式に関し、アクセス時間の異
なる入力装置に対して、アクセスサイクルを変更するこ
となく正常なアクセスを可能にすることを目的とし、 接続される入力装置のアクセス時間に応じて、この入力
装置に対するアクセスの回数を設定するアクセス回数設
定手段と、所定のアクセスサイクルで、あらかじめ設定
された回数のアクセスを入力装置に対して繰り返し行な
い、この入力装置から送出されたデータを所定のタイミ
ングで読み取るデータ処理手段と、このデータ処理手段
から各アクセスサイクルごとに送出されるアドレスデー
タをラッチし、このアドレスにより指定される入力装置
がそのアクセスに応じて送出した入力データをデータ処
理手段に送出するインタフェース制御手段とを備えて構
成する。
〔産業上の利用分野] 本発明は、コンソール制御装置のデータ処理部のアクセ
スに応じて入力データを送出する入力装置のアクセス制
御方式に関する。特に、接続される各入力装置のアクセ
ス時間の相違をハードウェアの変更を伴わずに吸収する
ことができる入力装置のアクセス制御方式に関する。
なお、本発明のアクセス制御方式は、アクセス時間の長
い(コンソール制御装置からのアクセスに対してデータ
送出が遅い)入力装置を接続する場合に特に有効である
〔従来の技術〕
コンソール制御装置のデータ処理部が、接続されている
入力装置(例えばキーボード)に対して行なう従来のア
クセス処理では、そのアクセスサイクルは、接続される
入力装置のアクセス時間に応じてあらかじめ決められて
いる。すなわち、接続される入力装置のアクセス時間が
長い場合には、それに応じてデータ処理部のアクセスサ
イクルを長くして入力データの取りこぼしがないように
制御されている。
データ処理部におけるこのようなアクセスサイクルの制
御は、入力装置のアクセス時間に応じてデータが送出さ
れる所定のタイミングで、レスポンス制御部が送出する
所定の信号(Ready)をデータ処理部(プロセッサ
)が取り込み、それによってバス上に送出されている入
力装置からのデータを読み取り、一つのアクセスサイク
ルを終了する手順で行なわれている。
(発明が解決しようとする課題〕 したがって、アクセス時間の異なる入力装置が接続され
る場合には、レスポンス制御部がその所定の信号を送出
するタイミングを変更しなければならず、レスポンス制
御部を含むハードウェアの設定変更あるいは入れ替えが
必要であった。
一方、近年のコンピュータシステムでは各ハードウェア
のモジュール化が行なわれ、一つのシステム構築におい
て、アクセス時間の異なる入力装置を自由に組み合わせ
ることができるシステムの要求が高まっている。
ところが、例えば入力装置としてのキーボードには、ピ
アノキースイッチを用いたアクセス時間の短いキーボー
ド、あるいはラッチセンサを用いているために、その電
圧変換に要する遅延によりアクセス時間の比較的長いキ
ーボードなどがあるが、接続される入力装置のアクセス
時間に応じて、ハードウェアを変更しデータ処理部のア
クセスサイクルを変更しなければならないことは、シス
テム構築の自由度を大きく束縛する要因であった。
本発明は、このような従来の問題点を解決するもので、
アクセス時間の異なる人力装置に対して、アクセスサイ
クルを変更することなく正常なアクセスを可能にする入
力装置のアクセス制御方式を提供することを目的とする
〔課題を解決するための手段〕
第1図は、本発明の原理ブロック図である。
図において、アクセス回数設定手段103は、接続され
る入力装置101のアクセス時間に応じて、この入力装
置に対するアクセスの回数を設定する。
データ処理手段105は、所定のアクセスサイクルで、
あらかじめ設定された回数のアクセスを入力装置101
に対して繰り返し行ない、この入力装置から送出された
データを所定のタイミングで読み取る。
インタフェース制御手段107は、データ処理手段10
5から各アクセスサイクルごとに送出されるアドレスデ
ータをラッチし、このアドレスにより指定される入力装
置がそのアクセスに応して送出した入力データをデータ
処理手段105に送出する。
〔作 用〕
本発明は、データ処理手段105が入力装置101に対
して所定の周期でアクセスするときに、入力装置101
のアクセス時間に対応させた回数のアクセスを繰り返し
、所定のタイミング(例えば、あらかじめ設定されたア
クセス回数の最後のアクセスタイミング)で、入力装置
101から送出されるデータを読み取る制御が行なわれ
る。なお、この入力装置101を指定するアドレスデー
タは、各アクセスサイクルごとに出力されるので、イン
タフェース制御手段107では、そのラッチおよび入力
装置101からのデータの送出タイミング制御が行なわ
れる。
このように、入力装置101はデータ処理手段103か
らのアクセスに応じて、データを正常に出力するまでア
クセスが継続され、またデータ処理手段103は正常な
データが出力された時点でその読み取りを行なう。
したがって、アクセス時間の異なる入力装置の変更に際
しては、そのアクセス回数の変更により対応可能である
ので、アクセスサイクル変更のためのハードウェアの変
更を不要にすることができる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明の一実施例の構成を示すブロック図で
ある。
図において、中央制御装置(CPU)201に収容され
るメインバス203には、コンソール制御装置210を
介して複数の入出力装置が接続されるが、ここでは入力
装置としてキーボード231が接続された状態を示す。
コンソール制御装置210は、データ処理部(MPU)
211、データ処理部211に収容されるローカルバス
212、ローカルバス212とメインバス203とのイ
ンタフェース制御を行なうバスインタフェース制御部2
13、ローカルハス212とキーボード231とのイン
タフェース制御を行なうインタフェースレジスタ214
、ローカルバス212に接続され複数の入出力装置に対
する所定のアクセスサイクルを決定するレスポンス制御
部215、ローカルバス212に接続され制御プログラ
ム゛その他が格納されるROM216を備える。
ここで、本発明の特徴とするところは、本実施例では、
キーボード231のアクセス時間に応じて繰り返すアク
セスの回数を設定するアクセス回数設定部217をコン
ソール制御装置210に設け、そのデータ処理部211
は、インタフェースレジスタ214を介して、アクセス
回数設定部217により設定される回数のアクセスを繰
り返し、その最後のアクセスタイミングで、キーボード
231から送出されローカルハス212上にあるデータ
を取り込む構成にある。
なお、アクセス回数設定部217は、制御プログラムそ
の他が格納されるROM216を入れ替えるROMカー
ド方式によっても容易に実現可能である。また、接続さ
れるキーボード231の種類を自動的に判定し、それに
応じてアクセス回数を選択する構成としてもよい。接続
されるキーボードの種類の判定は、例えば、接続コード
のコネクタ部のピンパターンを各キーボードごとに区別
し、そのピンパターンをコンソール制御装置210側で
読み取る構成など、公知の方法により実現可能である。
ここで、インクフェースレジスタ214は、データ処理
部211から送出され対応する入出力装置を指定するア
ドレスデータをデコードするデコーダ部221、このデ
コード出力に応じてアドレスデータをラッチするラッチ
部223、デコード出力およびデータ処理部211から
のリード信号に応じて、キーボード231からのデータ
をローカルバス212に送出するデータゲート部225
により構成される。
第3図は、本実施例の動作を説明するタイムチャートで
ある。
第3図(a)はローカルバス212上のアドレス線の状
態を示し、所定のアクセスサイクルに応じてデータ処理
部211からアドレスデータが断続的に送出される。な
お、そのアドレスがキーボード231を指定する場合に
は、同様にリード信号も送出される。
第3図(b)は、インタフェースレジスタ214のラッ
チ部223にラッチされ、キーボード231に送出され
るアドレスデータの状態であり、キーボード側では連続
したアドレスデータとして処理される。
第3図(C)は、キーボード231がデータ処理部21
1からのアクセス(アドレスデータ)に応じて、所定の
アクセス時間に対応して入力データを送出するタイミン
グを示す。
第3図(d)は、アクセス回数設定部217により設定
された回数の最後のアクセスに応じて、ローカルバス2
12上に送出され、またデータ処理部211に読み取ら
れるデータを示す。
第4図は、キーボードに入力されるデータの送出処理系
の概略を示す図である。
第4図(a)は、ピアノキースイッチを用いたキーボー
ドAであり、アドレス、vI401の状態によってキー
マトリクス403を調べ、どのキーが押下されているか
を検出して入力データ信号として送出する構成である。
第4図(b)は、タッチセンサを用いたキーボードBで
あり、同様にアドレス線411の状態によってキーマト
リクス413を調べ、キー(タッチセンサ)の押下状態
を所定の電圧に変換する電圧変換部415を介して、入
力データ信号として送出する構成である。したがって、
この電圧変換の時間が加算されアクセス時間が長くなっ
ている。
以下、第2図および第3図を参照して、キーボードAお
よびキーボードBがそれぞれ接続されたときの動作例を
説明する。
通常、コンソール制御装置210は、アクセス時間の短
いキーボードAが接続される状態に初期設定されている
とする。すなわち、レスポンス制御部215は、キーボ
ードAのアクセス時間に対応したタイミングで所定の信
号を送出するように設定されており、データ処理部21
1のアクセスサイクルが決定される構成になっている。
ここで、アクセス時間の比較的長いキーボードBを接続
する場合には、データ処理部211のアクセスサイクル
は変更せず、アクセス回数設定部217でそのアクセス
回数を設定し、正常なデータが送出されるまでアクセス
が継続されるように制御する。
すなわち、データ処理部211から所定のアクセスサイ
クルに応じて送出されるアドレスデータは、インタフェ
ースレジスタ214のデコード部221でデコードされ
、そのアドレスが接続されているキーボードBを指定し
ているときに、ラッチ部223にそのアドレスデータを
ラッチさせる。
このラッチ動作により、データ処理部211から設定さ
れた回数のアクセスが繰り返されその都度アドレスデー
タが送出されても、キーボードB側では一つのアクセス
サイクル内の動作として処理することが可能になる。
さらに、キーボードBからそのアクセス時間に応じて送
出されるデータ(第3図(C))は、インタフェースレ
ジスタ214のデータゲート部225を介して、第3図
(d)に示すように、あらかじめ設定された回数の最後
のアクセスタイミングに対応してローカルバス212上
に送出される。一方、データ処理部211では、そのタ
イミングでローカルバス212上のデータを取り込む制
御が行なわれる。
このように、アクセス時間の長いキーボードBをアクセ
スするときには、安定したデータが出力されるまでアク
セスを継続し、最後のアクセスタイミングのデータを採
用することにより正常なアクセスを可能にするものであ
る。すなわち、アクセス時間の異なるキーボードAある
いはキーボードBに対して、コンソール制御装置210
の固有のアクセスサイクルに左右されずに、そのアクセ
ス回数の設定だけで容易に対応することができる。
〔発明の効果〕
上述したように、本発明によれば、アクセス時間の長い
入力装置が接続される場合には、正常なデータが送出さ
れデータ処理部に取り込むことができるまで、所定のア
クセスサイクルでそのアクセスが繰り返される。したが
って、アクセス時間の異なる入力装置を接続する場合に
は、ハードウェアの変更が必要なアクセスサイクルの変
更ではなく、アクセス回数の制御により対応することが
できるので、それらの接続変更が容易になってシステム
構築の自由度が拡がり、実用的には極めて有用である。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例の構成を示すブロック図、 第3図は本実施例の動作を説明するタイムチャート、 第4図はキーボードに入力されるデータの送出処理系の
概略を示す図である。 105はデータ処理手段、 107はインタフェース制御手段、 210はコンソール制御装置、 211はデータ処理部(MPU)、 212はローカルバス、 213はバスインタフェース制御部、 214はインタフェースレジスタ、 215はレスポンス制御部、 216はROM、 217はアクセス回数設定部、 221はデコーダ部、 223はラッチ部、 225はデータゲート部、 231はキーボードである。 図において、 101は入力装置、 103はアクセス回数設定手段、 本発明原理ブロック図 第1図 本発明実施例 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)接続される入力装置(101)のアクセス時間に
    応じて、この入力装置に対するアクセスの回数を設定す
    るアクセス回数設定手段(103)と、所定のアクセス
    サイクルで、あらかじめ設定された回数のアクセスを前
    記入力装置(101)に対して繰り返し行ない、この入
    力装置(101)から送出されたデータを所定のタイミ
    ングで読み取るデータ処理手段(105)と、 このデータ処理手段(105)から各アクセスサイクル
    ごとに送出されるアドレスデータをラッチし、このアド
    レスにより指定される入力装置がそのアクセスに応じて
    送出した入力データを前記データ処理手段(105)に
    送出するインタフェース制御手段(107)と を備えたことを特徴とする入力装置のアクセス制御方式
JP63209802A 1988-08-24 1988-08-24 アクセス制御装置 Expired - Fee Related JP2982811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63209802A JP2982811B2 (ja) 1988-08-24 1988-08-24 アクセス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63209802A JP2982811B2 (ja) 1988-08-24 1988-08-24 アクセス制御装置

Publications (2)

Publication Number Publication Date
JPH0258116A true JPH0258116A (ja) 1990-02-27
JP2982811B2 JP2982811B2 (ja) 1999-11-29

Family

ID=16578838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63209802A Expired - Fee Related JP2982811B2 (ja) 1988-08-24 1988-08-24 アクセス制御装置

Country Status (1)

Country Link
JP (1) JP2982811B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229417A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 入力装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229417A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 入力装置

Also Published As

Publication number Publication date
JP2982811B2 (ja) 1999-11-29

Similar Documents

Publication Publication Date Title
GB2102602A (en) Interface circuit
US5097410A (en) Multimode data system for transferring control and data information in an i/o subsystem
ATE217426T1 (de) Steuerungssystem mit einem personalcomputer
AU721230B2 (en) Universal operator station module for a distributed process control system
JPH0258116A (ja) 入力装置のアクセス制御方式
JP3393434B2 (ja) プログラマブル・コントローラ
JP2734992B2 (ja) 情報処理装置
JPS63245095A (ja) 遠隔制御装置
JP2582414B2 (ja) 割込み処理装置
JPS5922145A (ja) 割込制御方式
KR940006833B1 (ko) 공유자원 억세스 요구 제어장치
KR0128049B1 (ko) 키보드 인터페이스 장치
JPH0314017A (ja) 電子機器
KR19980083459A (ko) 데이터버스 사이즈 조정 장치
JPH04141734A (ja) 内部レジスタアクセス回路
JPH05151151A (ja) バス変換装置
JPH05225115A (ja) マイクロコンピュータ制御装置
JPS60262257A (ja) 入出力制御装置
JPH086690A (ja) データ処理装置
JPS63313249A (ja) メモリアクセス回路
JPH04319703A (ja) プログラマブルコントローラ
JPH05334238A (ja) バスサイズ変換回路
JPH0481918A (ja) キー入力装置
JPH02153403A (ja) 数値制御装置
JPH06291768A (ja) 信号伝送制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees