JPH0314017A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は少なくとも２台のキーボードを接続可能な電子
機器に関する。

（ロ）従来の技術 近年、コンピュータ、特に−殻内はパーソナルコンピュ
ータに対するアプリケーションソフトは充実し、更にそ
の内容が高度化してきた。その結果、従来の如く１台の
キーボードだけでは、充分にソフトの能力を発揮できな
いため、別途キーボードを接続可能とすることが要望さ
れている。

然るに２台以上のキーボードを接続する場合には、同時
に多数のデータが入力される可能性があるので、これに
対する対策が必要である。

斯る対策としては、例えば特開昭６２−１８７９２４号
公報或いは特開昭６２−２２９４１９号公報等に開示さ
れた方法がある。

前者の公報に開示された方法は、各キーボード毎に切替
キーを備え、斯るキーを操作することにより入力可能な
キーボードを選択するものである。一方、後者の公報に
開示された方法は、複数のキーボードを一括管理するデ
ータ入力手段を備え、斯る手段が各キーボードを順次ポ
ーリングすることにより各キーボードからの入力を読取
るものである。

（ハ）発明が解決しようとする課題 熱るに１、前者の方法ではキーボードを切替えるという
人的操作が必要であるため入力速度が低下するという問
題があり、一方、後者の方法では、ポーリングされてい
ないキーボードにおいて入力されたものは読込まれない
という問題が生じる。

（ニ）　　課題を解決するための手段 本発明は斯る点に鑑みてなされたもので、その構成的特
徴は、第１、第２キーボードと、上記第１キーボード上
でのキー入力に応答して信号を出力する第１エンコーダ
と、上記第２キーボード上でのキー入力に応答して信号
を出力する第２エンコーダと、上記第１、第２エンコー
ダと接続され、斯るエンコーダから出力される信号に基
づいて制御を司る制御手段と、上記第２エンコーダと上
記制御手段との接続を制御するスイッチ手段とを備えて
なり、更に、上記第１、第２エンコーダは互いに他方の
エンコーダより信号が出力されている際には、キー入力
に応答した信号の出力を停止すると共に上記第１エンコ
ーダは上記第２エンコーダからの信号出力の有無に基づ
いて上記スイッチ手段の開閉を制御することにある。

（ホン作用 斯る構成では、各キーボードは互いのキーボードの入力
状態によりキー入力に応答した信号の出力を制御する。

（へ）実施例 第１図は本発明の実施例を示すブロック図である。

図中の第１、第２キーボード（１）（２）は共にキース
イッチ（図示せず）がマトリックス上に配されている。

斯るキーボード（１）（２）は夫々第１、第２エンコー
ダ（３）（４）よりスキャンラインＳＬＩ、ＳＬ２を介
して送られてくるスキャン信号に基づいて走査される。

また、この時キースイッチが押下されると、リターンラ
インＲＬＩ、ＲＬ２を介して押下キーに対応したリター
ン信号を第１、第２エンコーダ（３）（４）に返送する
。

上記第１、第２エンコーダ（３）（４）は共に１チツプ
マイクロコンピユータからなり、夫々ＣＰＵ　（３ａ）
（４ａ）、ＲＯＭ　（３ｂ）（４ｂ）及びＲＡ　Ｍ　（
３ｃ）（４ｃ）を有する。そして、各エンコーダ（３）
（４）＋！ＲＯＭ　（３ｂ）’（４ｂ）に格納された制
御プログラムに基づいて上述した様なキーボードの走査
を行なうと共に斯る走査に応答して返送されたリターン
信号を対応したコードデータに変換する。そして、上記
制御の下で、クロック線（ＫＢＣＬＫ）よりクロック信
号を出力すると共に斯る信号に同期してデータ線（ＫＢ
ＤＡＴＡ）に上記コードデータをシリアルに出力する。

尚、斯るデータ転送は所謂同期式であるため、出力され
る各キーコードの前後には夫々スタートビット及びスト
ップビットが付加される。また、各エンコーダ（３）（
４）の制御動作については後で詳述する。

上記クロック線（ＫＢＣＬＫ）及びデータ線（ＫＢＤＡ
ＴＡ）に送出された信号は、例えばマイクロコンピュー
タからなる副制御部（５）に入力される。斯る副制御Ｈ
（５）は、マイクロコンピュータからなる主制御部（６
）の制御の下、データ線（ＫＢＤＡＴＡ）を介して入力
されたコードデータを直接主制御部（６）に送出したり
、記憶手段（７）に格納したりする。また、副制御部（
５）はデータ線（ＫＢＤＡＴＡ）よりストップビットが
入力される毎に第１制御線（ＣＬＩ）を介してデータ転
送終了信号（ＳＣＰＲＴＳＪを第１エンコーダ（３）に
出力する。

一方、第２エンコーダ（４）と副制御部（５）とを接続
するクロック線（ＫＢＣＬＫ）及びデータ線（ＫＢＤＡ
ＴＡ）、ｈには、第１、第２のアナログスイッチ（８ａ
）（８ｂ）が配され、その開閉は第１エンコーダ（３）
により制御される。また、第２エンコーダ（４）のタロ
ツク線（ＫＢＣＬＫ）に接続されたクロック信号出力端
は、第１エンコーダ（３）にも接続され、更にＩ１１エ
ンコーダ（３）により制御されるステートバッファ（９
）にも接続されている。尚、斯るバッファ（９）の他端
は接地されている。

次に、第１エンコーダ（３）の制御プログラムに基づく
動作を説明するが、基本的には第１エンコーダ（３）は
、以下の２つの動作を時分割的もしくは並列的に処理す
る。

（ｉ）　　第１キーボード（１）上の押下されたキーの
読込み （ｉｉ）　　第２エンコーダ（４）の状態検出及び上記
（ｉ）の処理により読込まれたキーに対応したコードの
副制御部（５）への出力 第２図（ａ）は上記（ｉ）の処理を示すフローチャート
である。まず、電源が投入されると、５１０１ステツプ
においてＲＡＭ（３ｃ）の内容をクリアする。

次いで、５１０２ステツプにおいて第１キーボード（１
）にスキャン信号を送出し、斯る信号に応答して第１キ
ーボード（１）よりリターン信号が返送されると、５１
０３ステツプにおいてこれを検出し、続＜５１０４ステ
ツプで斯るリターン信号をＲＡＭ（３ｃ）に格納する。

尚、５１０３ステツプでリターン信号が検出されなかっ
た時、あるいはＳ］０４ステップが終了した時には、処
理は５１０２ステツプに戻る。

従って、５１０２〜５１０４ステツプが繰返されること
により、ＲＡＭ（３ｃ）に第１キーボード（１）上で押
下されたキーに対応したリターン信号が順次格納される
。

第２図（ｂ）は、上記（ｉｉ）の処理を示すフローチャ
ートである。まず、電源が投入されると、５１０５ステ
ツプにおいて初期化処理を行なう。具体的には、第１、
第２のアナログスイッチ（８ａ）（８ｂ）を開とし、か
つステートバッファ（９）に”Ｈ″信号出力することに
より開放状態になすと共に変数ＦＪ！ａｇを「０」にす
る。斯るＦｊ！ａｇはＲＡＭ（３ｃ）中の所定領域に保
持される。

次いで、５１０６ステツプにおいて第２エンコー７（４
）よりクロック信号が出力されているか否かを判定する
。斯る判定において出力されていると判定すると処理は
５１０７ステツプに進む。

５１０７ステツプはＦＪ！ａ’ｇが「１」であるか否か
を判定し、「ｌ」であると判定した時、処理を５１０６
ステツプに戻す。一方、ｒｌＪでないと判定すると、５
１０８ステツプにおいて第１、第２のアナログスイッチ
（８ａ）（８ｂ）を閉となすと共に続＜８１０９ステツ
プでＦＪ！ａｇを「１」に変更した後、処理を５ＩＯ６
ステツプに戻す。

５１０（ｉステップに戻って、斯るステップにおいてク
ロック信号が出力されていないと判定すると、処理は５
ｉｌｏステツプに進む。５１１０ステツプではＦＩｌａ
ｇが「Ｏ」であるか否かを判定する。

斯る判定において、「０」であると判定すると処理は５
１１４ステツプに進む。一方、「０」でないと判定する
と５ｉｌｌ−５１１３ステツプを順次処理した後５１１
４ステツプに進む。

５ｔｔｔステツプでは、副制御部（５）からのデータ転
送終了信号（ＳＣＰＲＴＳ）の出力を待ち、斯る信号が
出力されると、続＜５ｌ１２ステツプにおいてＦｌａｇ
をｒＱＪとすると共に５１１３ステツプにおいて、第１
１第２アナログスイツチ（８ａ）（８ｂ）を開となす。

また、５１１４ステツプでは、ＲＡ　Ｍ　（３ｃ）中に
リターン信号が格納されているか否かを判定し、格納さ
れていないと判定すると処理は８１０６ステツプに戻る
。

従って、ｔｓ１キーボード（１）からの入力が全く存在
せず、第２キーボード（２）からのみキー入力が生じて
いる際には、第１エンコーダ（３）は基本的には、５１
０６〜５１１４ステツプ、を繰返し処理しながら第２エ
ンコーダから出力されるクロック信号の有無に基づいて
第１、第２のアナログスイッチ（８ａ）（８ｂ）の開閉
を制御するだけである。

一方、５１１４ステツプにおいてリターン信号が格納さ
れていると判定すると、５１１５〜５１１７ステツプが
順次処理される。

５１１７ステツプでは、ステートバッファ（９）に“Ｌ
″信号を出力することにより斯るバッファ（９）に接続
されている第２エンコーダ（４）のクロック信号出力端
を接地状態となす。次いで、５１１６ステツプにおいて
ＲＡＭ（３ｃ）中に格納されているリターン信号をその
格納順に読出すと共に斯るリターン信号を対応するコー
ドデータに変換し、斯るデータをデータ線（ＫＢＤＡＴ
Ａ）を介してシリアルに副制御部（５）に送出する。尚
、斯る送出時、上述した様に送出される各データの前後
にはスタートビット及びストップビットが付加されると
共にクロック線（ＫＢＣＬＫ）上にはクロック信号が送
出される。また、送出されたリターン信号はＲＡＭ（３
ｃ）中より消去される。

５１１６ステツプにおけるコードデータの送出が終了す
ると、５１１７ステツプにおいて、ステートバッファ（
９）にＨ”信号を出力し開放状態とする。その後処理は
５１０６ステツプに戻る。

従って、第１エンコーダ（３）は５１１４ステツプでＲ
ＡＭ（３ｃ）中にリターン信号が格納されていると判定
すると、５１１５〜５１１７ステツプを処理することに
より、上記リターン信号に対応したコードデータを副制
御部（５）に出力すると共にこの間第２エンコーダ（４
）のタロツク信号出力端を接地状態となす。

第３図は、第２エンコーダ（４）のＲＯＭ　（４ｂ）中
ｒ、；ｔａｒｔ納されている制御プログラムに基づく制
御動（＋を示すフローチャートであり、以下では斯るフ
ローに従って第２エンコーダ（４）の動作を説明する。

まず、電源が投入されると、５２０１ステツプにおいて
ＲＡＭ（４ｃ）の内容をクリアする。次いで５２０３．
５２０４ステツプにおいて、上述した５１０２．５１０
３ステツプと同様に第２キーボード（２）にスキャン信
号を送出しながらリターン信号の返送を待つ。そして、
上記リターン信号が返送されると処理を５２０３ステツ
プから８２０４ステツプに進める。

斯る５２０４ステツプでは、第２キーボード（２）より
返送されたリターン信号をＲＡＭ（４ｃ）中に格納する
。次いで、５２０５ステツプにおいて、クロック信号出
力端が接地状態にあるか否かを判定する。

斯る判定において接地状態であると判定すると、５２０
Ｇ及び５２０７ステツプが処理される。具体的には、５
２０６ステツプにおいて第２キーボード（２）にスキャ
ン信号を送出し、５２０７ステ７プで上記スキャン信号
に応答して第２キーボード（２）よりリターン信号が返
送されたか否かを判定する。

斯る判定において、リターン信号が返送されたと判定す
ると処理を５２０４ステツプに戻す。またリターン信号
が返送されていないと判定すると処理を８２０５ステツ
プに戻す。

５２０５ステツプに戻って、斯るステップで接地状態に
ないと判定すると、処理は５２０８ステツプに進む。斯
るステップでは、上述した５１１６ステツプと同様にＲ
ＡＭ（４ｃ）中のリターン信号に対応したコードデータ
を副制御部（５）に順次出力する。その後処理は、５２
０２ステ・１プに戻る。

従って、第２エンコーダ（４）は第２キーボード（１）
上でのキー入力に応答したリターン信号を順次ＲＡ　Ｍ
　（４ｃ）中に格納していくと共に、クロック信号出力
端が接地状態となっていない時に上記リターン信号に対
応したコードデータを副制御部（５）に送出する。

以トの説明から明らかな様に、本実施例装置では、第１
エンコーダ（３）が副制御部（５）にコードデータを送
出している間は第２エンコーダ（４）のクロック信号出
力端が接地状態となる。従って、第２エンコーダ（４）
に読取られた第２キーボード（２）上でのキー入力に応
答したリターン信号は第２エンコーダ（４）のＲＡ、Ｍ
（４ｃ）中に順次格納されるだけであり、副制御部（５
）には出力されない。

その後、第１エンコーダ（３）からのコードデータの出
力が終了すると斯るエンコーダ（３）は第２エンコーダ
（４）のクロック信号出力端の接地状態を解除する。こ
の結果、第２エンコーダ（４）はこれを検出し、ＲＡ　
Ｍ　（４ｃ）中のリターン信号に対応したコードデータ
を出力するが、斯るデータ出力に応答して第１エンコー
ダ（３）は第１、第２のアナログスイッチ（８ａ）（８
ｂ）を閉となすので上記データは副制御部（５）に送ら
れることとなる。

一方、第２エンコーダ（４）よりコードデータが送出さ
れている際には、第１エンコーダ（３）はこれを検出し
、第１、第２のアナログスイッチ（８ａ）（８）＋）を
閉となすと共に、この時第１キーボード（１）上でのキ
ー入力に応答したリターン信号をＲＡＭ（３ｃ）中に格
納するだけで、副制御部（５）には出力しない。その後
、第２エンコーダ（４）がらのコードデータの出力が終
了すると、第１エンコーダ（３）はこれを検出すると共
に副制御部（５）からのデータ転送終了信号（ＳＣＰＲ
ＴＳＣの出力を待って第１、第２のアナログスイッチ（
８ａ）（８ｂ）を開となす。次いでＲＡＭ（３ｃ）中に
リターン信号が格納されてい、る際には、第２エンコー
ダ（４）のタロツク信号出力端を接地すべくステートバ
ッファ（９）にＬ”信号を送出した後、上記ＲＡＭ（３
ｃ）中のリターン信号と対応したコードデータを副制御
部（５）に出力する。

尚、本実施例では、主制御部（６）と副制御部（５）と
の２つの制御部を有する装置について説明したが、主制
御部（６）が副制御部（５）の機能を持つことにより制
御部を１つとすることは当業者にとりて極めて容易に成
し得るものであり、本発明の主旨から逸脱するものでは
ない。

また、各エンコーダ（３）（４）のＲＡ　Ｍ　（３ｃ）
（４ｃ）中にはリターン信号そのものを格納したが、上
記リターン信号に対応するコードデータを格納する様に
することも本発明の主旨から逸脱するものではない。

更に、本実施例の第２エンコーダ（４）では第３図に示
す如くキースキャンとコードデータの出力とをシーケン
シャルに行なったが、第１エンコーダ（３）の如く上記
両動作を並列的あるいは時分割的に行なっても良い。

（ト）発明の効果 本発明によれば、第１、第２エンコーダは互いに他方の
エンコーダの出力を監視し、他方のエンコーダが出力状
態にある時にはキーボードより入力された信号をバッフ
ァリングし、上記出力が停止した時バッファリングされ
た信号を出力する。

従って、２つのキーボードから同時に入力することが可
能であると共にその入力が読込まれないという問題は生
じない。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図（ａ
）（ｂ）及び第３図は本実施例の動作を説明するための
フローチャートである。 （１）（２）・・・第１、第２キーボード、（３）（４
）・・・第１、第２エンコーダ、（５）・・・副制御部
（制御子ｆｌ）　、（８ａ）（８ｂ）・・・第１、第２
のアナログスイッチ（スイッチ手段） 第１図

Claims (1)

【特許請求の範囲】
1. （１）第１、第２キーボードと、上記第１キーボード上
   でのキー入力に応答して信号を出力する第１エンコーダ
   と、上記第２キーボード上でのキー入力に応答して信号
   を出力する第２エンコーダと、上記第１、第２エンコー
   ダと接続され、斯るエンコーダから出力される信号に基
   づいて制御を司る制御手段と、上記第２エンコーダと上
   記制御手段との接続を制御するスイッチ手段とを備えて
   なり、更に、 上記第１、第２エンコーダは互いに他方のエンコーダよ
   り信号が出力されている際には、キー入力に応答した信
   号の出力を停止すると共に上記第１エンコーダは上記第
   ２エンコーダからの信号出力の有無に基づいて上記スイ
   ッチ手段の開閉を制御することを特徴とする電子機器。