JPH06291768A

JPH06291768A - 信号伝送制御装置

Info

Publication number: JPH06291768A
Application number: JP5078116A
Authority: JP
Inventors: Toshihiro Iwase; 敏広岩瀬; Manabu Onozaki; 学小野崎
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-04-05
Filing date: 1993-04-05
Publication date: 1994-10-18

Abstract

(57)【要約】【目的】複数の処理部を組合わせて構成したシステム
において、各処理部が、各々複数の入力ポートを有し、
他の処理部と任意に接続することが可能な場合に、信号
伝送経路を意識することなく容易に、かつ、自動的に情
報信号の伝送を制御できる信号伝送制御装置を提供す
る。【構成】初期化指令信号（Ｌｏｗ）が入力ポート５
０，５２の一方から信号伝送制御装置３２に入力される
と、ＮＡＮＤ回路１００がＨｉｇｈ信号を出力し、フリ
ップフロップ１０２は、ＱからＬｏｗ信号を出力する。
遅延回路１０４が所定時間遅延させたＬｏｗ信号をＳに
入力すると、Ｑからの出力信号が非指令信号（Ｈｉｇ
ｈ）に切換えられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号伝送制御装置に関
し、特に、同等の情報を伝達するための信号を異なった
タイミングで重複して伝送しないように制御する技術に
関する。

【０００２】

【従来の技術】一般に、複数の処理部を組合わせて構成
されたシステムでは、１つの処理部から他の処理部へ情
報を伝えるために、電圧の変化などによって表わされる
信号をバス等の信号線を介して伝送する。処理部の１つ
がコントローラであり、他の処理部が各々異なった機能
を有する装置であるようなシステムの場合には、コント
ローラが各装置へ制御命令を表わす信号を送り、その信
号を受けた装置が、それぞれ、命令に応じて動作するこ
とにより、システム全体が整合性を保ちつつ動作する。

【０００３】上記したような、情報を伝達するための信
号（以下、単に「情報信号」という）の中には、システ
ムに含まれる複数、もしくは、すべての処理部に共通し
て伝送されるものがある。たとえば、システムのリセッ
ト時には、個々の処理部に同一の初期化指令信号を送っ
て、システム全体を初期化する。複数の処理部に共通し
て、同一の情報信号を伝送する場合、通常は、各処理部
に同じタイミングで到達するように送れば良い。ところ
が、たとえば前述のリセット時において、特開平４−１
７８８７１号公報（ＩＤ特定制御方式）や特開平４−１
８８３５９号公報（マルチプロセッサシステムの起動方
法）に示されるような、システムに含まれる個々の処理
部（前記２つの公報ではプロセッサ）を識別したり、そ
の数や種類を検知したりする処理を行なう場合には、各
処理部へ同じタイミングで初期化指令信号を送らずに、
１つの処理部からそれに接続された処理部へと、順に信
号を伝達していく方式を用いることが多い。

【０００４】ところで、上述したような各処理部に情報
信号を順次伝送するシステムにおいて、処理部の各々
が、情報信号を送・受信するための入力ポートおよび出
力ポートを複数ずつ有し、この入・出力ポートを介し
て、処理部を相互に接続することが任意に行なわれる場
合がある。この一例について、図９ないし図１１を参照
して説明する。

【０００５】図９に示すコンピュータシステム（以下、
単に「システム」という）４２０は、ホストコンピュー
タ４２１によって、それぞれ異なった機能を有する機器
４２２，４２４，４２６（他の機器については図示を省
略）などを制御するように構成したものである。機器４
２２，４２４，４２６は、それぞれ、情報信号の伝送を
制御するための信号伝送制御装置４３２，４３４，４３
６を搭載している。この信号伝送制御装置４３２，４３
４，４３６の構成について、装置４３２を例にして図１
０に示す。信号伝送制御装置４３２は、複数（図示では
２つ）の入力ポート４５０，４５２から入ってきた信号
のＡＮＤ（論理積）を求め、これを機器４２２の機能部
４４２へ送るとともに、出力ポート４５４，４５６から
外部へ出力するように構成されている。他の信号伝送制
御装置４３４，４３６についても、その構成や動作は上
記と同等である。

【０００６】前記図９および図１０に構成を示したシス
テム４２０の動作について述べる。なお、図示した信号
伝送経路は、初期化指令信号のみを伝えるためのもので
あり、他の制御指令やデータなどの信号伝送経路につい
ては、省略した。また、システム４２０における初期化
制御は、すべてアクティブＬｏｗとする。

【０００７】図９において、ホストコンピュータ４２１
が、初期化指令信号であるＬｏｗ信号を出力すると、そ
の信号が入力ポート４５０から機器４２２の信号伝送制
御装置４３２に入力される。信号伝送制御装置４３２
は、上述したように、入力ポート４５０からのＬｏｗ信
号と、入力ポート４５２からの通常時の信号であるＨｉ
ｇｈ信号とのＡＮＤを取り、その結果であるＬｏｗ信号
（初期化指令信号）を、機能部４４２へ送るとともに、
出力ポート４５４，４５６から外部へ出力する。初期化
指令信号を受けた機能部４４２は、その指令に従って、
機器４２２を初期化する。一方、機器４２２の外部へ出
力された初期化指令信号のうち、出力ポート４５６から
の出力信号は、その先に接続された機器４２４の入力ポ
ート４６２に入力される（出力ポート４５４については
省略）。

【０００８】機器４２４の内部でも、機器４２２と同様
に信号伝送制御装置４３４が動作する。この場合は、他
の機器（図示は省略）から入力ポート４６０を介して入
力されたＨｉｇｈ信号と入力ポート４６２に入力された
Ｌｏｗ信号とのＡＮＤがとられる。結果として、Ｌｏｗ
信号（初期化指令信号）が生成され、その信号に応答し
て機能部４４４が機器４２４を初期化し、出力ポート４
６４，４６６からは、初期化指令信号（Ｌｏｗ）が外部
へ出力される。

【０００９】出力ポート４６６には、機器４２６の入力
ポート４７０が接続されているので、前記信号伝送制御
装置４３２，４３４と同様に装置４３６が動作し、出力
ポート４７４，４７６から初期化指令信号を出力する。
出力ポート４７４には、機器４２２の入力ポート４５２
が接続されており、信号伝送制御装置４３２に再び初期
化指令信号が伝わる。

【００１０】前記ホストコンピュータ４２１からの初期
化指令信号が解除されて、入力ポート４５０へはＨｉｇ
ｈ信号が入力される場合を考える。上述したように機器
４２２，４２４，４２６からなるループ状の信号伝送経
路を経てきた初期化指令信号が、入力ポート４５２から
機器４２２に再び入力される。その後、この信号は同一
の信号伝送経路上を伝送されることを繰返す。そのた
め、このループに含まれる機器４２２，４２４，４２６
は、初期化処理を無限に繰返す状態になってしまう。

【００１１】このような、情報信号を伝送する上での不
具合を防止するため、従来は、たとえば図１１に示すよ
うな、信号経路を遮断するスイッチ４８０，４８２を設
けた装置４８４を用いていた。この信号伝送制御装置４
８４を図９に示した信号伝送制御装置４３２，４３４，
４３６と置換え、望ましくない入力ポートからの信号を
予めスイッチで遮断することにより、信号伝送経路がル
ープ状にならないようにし、適正に初期化処理を行なう
ことができる。

【００１２】

【発明が解決しようとする課題】しかしながら、前記図
１１に示した信号伝送制御装置４８４においては、信号
経路を制御するためのスイッチ４８０，４８２を使用者
の手動によって切換える必要がある。したがって、シス
テム４２０（図９）を構成する際に、ホストコンピュー
タ４２１や各機器４２２，４２４，４２６などの接続状
態を十分に考慮して、信号経路がループ状にならぬよう
各スイッチのＯＮ／ＯＦＦを決定しなければならない。

【００１３】また、システム４２０の構成を頻繁に変更
するような場合には、その度に、信号伝送経路に関する
調査・検討作業が必要であり、さらには、システムが大
規模な場合には、上記作業が繁雑になり、誤り設定の原
因になることもある。

【００１４】本発明は、上述したような問題点を解決す
るためになされたものであり、複数の処理部を組合わせ
て構成したシステムにおいて、各処理部が各々複数の入
力ポートを有し、他の処理部と任意に接続することが可
能な場合に、信号伝送経路を意識することなく適正に情
報信号を伝送するように制御できる信号伝送制御装置を
提供することを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に本発明は、情報を伝達するための信号が信号伝送経路
から入力される複数の信号入力手段と、情報を伝達する
ための信号を信号伝送経路へ出力するための少なくとも
１つの信号出力手段と、複数の信号入力手段に接続さ
れ、これらの信号入力手段に入力された入力信号を検知
するための検知手段と、検知手段と信号出力手段とに接
続され、検知手段から最初に出力された検知信号に応じ
て、該出力時以降に出力される検知信号を一定期間、無
効にするとともに、最初に出力された検知信号に基づい
て、入力信号と同等の情報を伝達する出力信号を生成し
て信号出力手段から信号伝送経路へ出力するための制御
手段とを含むものである。

【００１６】

【作用】上記構成により、情報を伝達するための信号
が、信号伝送経路を経て複数の信号入力手段のうちのい
ずれか１つの信号入力手段に入力されると、その入力信
号を検知手段が検知して制御手段に検知信号を出力す
る。制御手段は、検知手段から最初に出力された検知信
号に応じて、その後に出力される検知信号を、一定期
間、無効にするとともに、最初に出力された検知信号に
基づいて入力信号と同等の情報を伝達する出力信号を生
成し、この出力信号を信号出力手段から信号伝送経路へ
出力する。

【００１７】

【実施例】以下、本発明の信号伝送制御装置に関する一
実施例について、図面を参照しながら説明する。なお、
以下に示す構成は、初期化処理を例にしたものであり、
伝送される情報信号を初期化指令信号に限定し、他の制
御信号やデータ信号については省略する。

【００１８】図１は、第１実施例によるコンピュータシ
ステム（以下、単に「システム」という）２０の信号伝
送経路を示すブロック図である。同図において、コント
ローラとしてのホストコンピュータ２１に、機器２２，
２４，２６などが接続されてシステム２０が構成されて
いる。機器２２，２４，２６や図示を省略した他の機器
には、たとえば、プリンタや外部記憶装置などのコンピ
ュータ周辺装置、その他のＯＡ機器、工場などで用いら
れる工作機械のコントローラ、もしくは、他のコンピュ
ータなどが該当する。

【００１９】機器２２，２４，２６は、その内部に、情
報信号の伝送を制御するための信号伝送制御装置３２，
３４，３６を搭載している。この信号伝送制御装置３
２，３４，３６は、各機器２２，２４，２６の制御機構
や動作機構を含んだ機能部４２，４４，４６に接続され
ている。信号伝送制御装置３２，３４，３６は、機器２
２，２４，２６の外部から情報信号を受取るための２つ
ずつの入力ポート（請求項１記載の信号入力手段）５
０，５２，６０，６２，７０，７２を有し、そこから入
力された信号を制御して、必要に応じて機能部４２，４
４，４６に送るとともに、出力ポート（請求項１記載の
信号出力手段）５６，６６，７６などから機器２２，２
４，２６の外部へ出力する。

【００２０】図２は、前記信号伝送制御装置３２の基本
構成を示す回路図である。なお、他の信号伝送制御装置
３４，３６の構成は、装置３２と同等なので図示を省略
する。信号伝送制御装置３２では、ＮＡＮＤ（論理積否
定）回路１００と、セット付Ｄタイプフリップフロップ
（以下、単に「フリップフロップ」という）１０２と、
遅延回路１０４とを組合わせることによって、請求項１
記載の検知手段と制御手段とを実現している。

【００２１】ＮＡＮＤ回路１００は、入力ポート５０，
５２からそれぞれ入力された２つの信号のＮＡＮＤを取
って出力する。フリップフロップ１０２は、セットされ
た状態のときは、ＱからＨｉｇｈ信号を出力している
が、ＣＫから入力される信号がＬｏｗからＨｉｇｈに立
上がると、そのときのＤの値であるＬｏｗをラッチして
Ｑから出力する。また、フリップフロップ１０２は、Ｓ
から入力される信号がＬｏｗに立上がるタイミングでセ
ットされ、Ｑから出力する信号をＨｉｇｈにする。遅延
回路１０４は、フリップフロップ１０２のＱから出力さ
れた信号を所定時間遅らせてＳへ入力する。フリップフ
ロップ１０２のＱから出力された信号は、機能部４２
（図１）へ送られるとともに、出力ポート５４，５６を
介して外部へ出力される。

【００２２】上述した構成によるシステム２０の初期化
動作について述べる。なお、システム２０における初期
化制御は、すべてアクティブＬｏｗである。

【００２３】図３は、システム２０のリセット時に信号
伝送制御装置３２が制御する信号の時間毎（Ｔ１〜Ｔ
７）の変化を示すタイミングチャートである。信号とし
ては、入力ポート５０から入力されてＮＡＮＤ回路１０
０の一方の入力端子に入る入力信号Ａ１と、入力ポート
５２から入力されてＮＡＮＤ回路１００のもう一方の入
力端子に入る入力信号Ａ２と、これら２つの信号に基づ
いてＮＡＮＤ回路１００から出力され、フリップフロッ
プ１０２のＣＫに入るＣＫ信号と、フリップフロップ１
０２のＱから出力され、機能部４２へ送られるととも
に、出力ポート５４，５６から出力されるＱ信号と、Ｑ
信号を受けた遅延回路１０４が所定時間遅らせて出力
し、フリップフロップ１０２のＳに入力するＳ信号とを
示した。

【００２４】また、実際には、論理演算や信号伝送など
の所用時間のために、信号が変化するタイミングに多少
のずれが生じるが、システム２０の初期化動作に与える
影響はほとんどないので、説明を簡略化するためにそれ
らを無視する。

【００２５】図３のＴ１に示す通常時、すなわち初期化
処理を開始する前には、システム２０には非指令信号で
あるＨｉｇｈ信号が伝送されており、入力信号Ａ１と入
力信号Ａ２はともにＨｉｇｈなので、ＣＫ信号はＬｏ
ｗ、Ｑ信号とＳ信号は、ともにＨｉｇｈである。

【００２６】Ｔ２において、ホストコンピュータ２１
（図１）が初期化指令であるＬｏｗ信号を出力すると、
その信号が入力ポート５０から機器２２の信号伝送制御
装置３２に入力され、入力信号Ａ１がＬｏｗとなる。一
方、入力信号Ａ２は、この時点では、まだＨｉｇｈなの
で、ＮＡＮＤ回路１００から出力されるＣＫ信号はＨｉ
ｇｈとなる。ＣＫ信号がＬｏｗからＨｉｇｈになった時
点で、Ｑ信号がＤの値であるＬｏｗになる。Ｑ信号がＬ
ｏｗになったことに応答して機能部４２が機器２２（図
１）を初期化する。また、出力ポート５４，５６から出
力される信号がＬｏｗになる。

【００２７】Ｔ３に移り、ホストコンピュータ２１が初
期化指令信号（Ｌｏｗ）の出力を停止すると入力信号Ａ
１はＬｏｗからＨｉｇｈに切換えられる。入力信号Ａ１
と入力信号Ａ２がともにＨｉｇｈとなり、ＣＫ信号がＨ
ｉｇｈからＬｏｗに戻るが、Ｑ信号は変化しないので、
そのまま、Ｌｏｗ信号すなわち初期化指令信号が伝送さ
れ続ける。この初期化指令信号は、図１に示すように機
器２２の出力ポート５６から出力されて、その先に接続
された機器２４に入り、さらに機器２６を経てシステム
２０内を一巡し、入力ポート５２から機器２２に伝達さ
れる。

【００２８】Ｔ４に移り、上述したように一巡してきた
Ｌｏｗ信号が入力ポート５２に達すると、入力信号Ａ２
がＬｏｗになり、ＣＫ信号がＨｉｇｈになるが、フリッ
プフロップ１０２のＱ信号はＬｏｗのままであり、機能
部４２へ送る信号および出力ポート５４，５６から出力
する信号は変化しない。

【００２９】一方、遅延回路１０４の遅延時間は、図３
におけるＴ２＋Ｔ３＋Ｔ４時間にセットしているので、
Ｔ５において、Ｓ信号はＬｏｗに切換えられる。フリッ
プフロップ１０２のＳにＬｏｗ信号が入力されたことに
より、Ｑ信号がＨｉｇｈに切換えられ、信号伝送制御装
置３２から伝送される初期化指令信号が停止する。すな
わち、装置３２は、初期化指令信号（Ｌｏｗ）を遅延回
路１０４の遅延時間によって決まる一定時間のパルス信
号として出力したことになる。

【００３０】Ｔ５時間が経過すると、Ｔ６において、シ
ステム２０内を一巡して入力ポート５２から入っていた
初期化指令信号（Ｌｏｗ）が終わる。入力信号Ａ１と入
力信号Ａ２がともにＨｉｇｈとなり、ＣＫ信号はＬｏｗ
となる。さらにＴ７において、Ｓ信号がＨｉｇｈに戻
り、すべての信号が初期化前（Ｔ１）と同じ状態になっ
て初期化動作が完了する。

【００３１】上述したように本実施例の信号伝送制御装
置３２は、初期化指令信号を一定幅（本実施例ではＴ２
〜Ｔ４時間）のパルスとして出力するとともに、最初に
初期化指令信号を受けて以後の所定期間内（本実施例で
はＴ２〜Ｔ５時間）では、入力信号の変化に影響されず
に前記のパルス信号を出力する。したがって、図１に示
したようにシステム２０において機器２２、機器２４、
機器２６が順に接続され、信号伝送経路がループ状にな
っている場合であっても、前記図９に示した従来のシス
テム４２０のように、初期化指令信号がループしてしま
うことを防止できる。

【００３２】また、信号伝送制御装置３２は、２つの入
力ポート５０，５２からの入力信号に基づいて、自動的
に動作するので、前記図１１に示した従来の信号伝送制
御装置４８４のように手動でスイッチ４８０，４８２を
ＯＮ／ＯＦＦするような作業が不要である。さらに、従
来の装置４８４をたとえば図９に示したシステム４２０
に配設した場合は、どのスイッチをＯＮ／ＯＦＦするか
を決定するために、信号伝送経路について調査・検討す
ることが必要であったが、本実施例の信号伝送制御装置
３２は、システム２０の全体構成を意識することなく簡
素な装置構成でもって、容易に、かつ、適正に信号の伝
送を制御できる。

【００３３】次に、本発明の第２実施例について、上記
第１実施例と同様にコンピュータシステムを例にして説
明する。図４は、本実施例によるシステム２２０の信号
伝送経路を示すブロック図である。図示したホストコン
ピュータ２２１、機器２２２，２２４，２２６は、前記
図１に示した第１実施例におけるホストコンピュータ２
１、機器２２，２４，２６にそれぞれ対応するものであ
る。ただし、本実施例では、信号伝送制御装置２３２，
２３４，２３６が、各々４つずつの入力ポートおよび出
力ポートを有するように構成した。図５は、信号伝送制
御装置２３２の構成を示す回路図である。なお、信号伝
送制御装置２３４，２３６の構成は、装置２３２と同等
なので図示を省略する。信号伝送制御装置２３２は、請
求項１記載の信号入力手段に対応する４つの入力ポート
２５０〜２５３、同信号出力手段に対応する４つの出力
ポート２５４〜２５７、同検知手段に対応し、入力ポー
ト２５０〜２５３から入力されたＬｏｗ信号の数を検出
するための検知回路３００、同制御手段に対応する遅延
回路３０２と比較器３０４などから構成されている。

【００３４】図６は、検知回路３００の構成例を示す回
路図である。検知回路３００は、入力信号におけるＬｏ
ｗ信号の数を計算する機能があればよく、たとえば図示
したような少ないデータ幅（例示では３ビット）で計算
結果を出力できるデコーダを用いるのが望ましい。

【００３５】図７は比較器３０４の構成例を示す回路図
である。この比較器３０４には、検知回路３００が検知
したＬｏｗ信号の数を示す信号αと、その信号αを遅延
回路３０２が遅延させた信号α_dとが入力される。比較
器３０４の内部には、入力された信号αの２の補数を算
出するための補数計算部３１０、信号αの補数値と信号
α_dとを加算するための４ビットの全加算器３１２、全
加算器３１２から出力された信号に基づいて比較器３０
４から出力する信号を生成する信号生成部３１４などが
含まれている。

【００３６】上記信号生成部３１４は、全加算器３１２
の出力端子Ｓ₃がＨｉｇｈ（負）であれば、すなわち、
α＞α_dであればＬｏｗ信号を出力し、逆に出力端子Ｓ
₃がＬｏｗ（正）であれば、α＜α_dなのでＨｉｇｈ信
号を出力する。出力端子Ｓ₀〜出力端子Ｓ₃のすべてが
Ｌｏｗである場合、すなわちα＝α_dのときは、前の出
力信号を維持する。また、α₀〜α₂がすべてＬｏｗの
とき、すなわちα＝０のときは強制的にＨｉｇｈ信号を
出力する。

【００３７】上述した構成によるシステム２２０の初期
化動作について説明する。なお、システム２２０の初期
化制御も前記システム２０と同様にアクティブＬｏｗで
ある。図８は、システム２２０のリセット時に、信号伝
送制御装置２３２が制御する信号の時間毎（Ｔ１１〜Ｔ
１４）の変化を示すタイミングチャートである。図示し
た信号は、入力ポート２５０〜２５３からの４つの入力
信号Ａ１１〜Ａ１４と、これら入力信号Ａ１１〜Ａ１４
のうちのＬｏｗ信号の数を示す信号αと、信号αを遅延
回路３０２（図４）によって所定時間遅らせた信号α_d
と、比較器３０４（図４）から出力されて機器２２２
（図１）の機能部２４２へ送られるとともに出力ポート
２５４〜２５７から次の機器へ伝送される信号Ｂとであ
る。なお、前記図３と同様にこのタイミングチャートで
も各信号の変化における微小なずれを無視する。

【００３８】図８のＴ１１に示す通常時、すなわち初期
化動作を開始する前には、入力信号Ａ１１〜Ａ１４はす
べてＨｉｇｈである。信号α、および信号α_dの示す値
は、ともに０であり、出力信号ＢはＨｉｇｈとなってい
る。

【００３９】Ｔ１２において、ホストコンピュータ２２
１から初期化指令信号（Ｌｏｗ）が発せられると、入力
信号Ａ１１がＬｏｗになり信号αが１になる。このと
き、α _dはまだ０なのでα＞α_dとなり、出力信号Ｂが
ＨｉｇｈからＬｏｗに切換えられる。遅延回路３０２に
よって、少し遅れて信号α_dが１になる。ここでα＝α
_dとなるが、前述したようにα＝α_dの場合は、現在の
出力が保持されるので出力信号ＢはＬｏｗのままであ
る。

【００４０】一方、Ｔ１２時間中に、初期化指令信号
（Ｌｏｗ）がシステム２２０におけるループを巡って、
逐次、信号伝送制御装置２３２に入力される。その度に
入力信号におけるＬｏｗの数が増えるが、信号α_dの増
加は、常に所定時間遅れるので、α＞α_dもしくはα＝
α_dの状態が維持され、出力信号ＢはＬｏｗのまま保た
れる。

【００４１】Ｔ１３において、ホストコンピュータ２２
１からの初期化指令信号の出力が停止すると、入力信号
Ａ１１がＬｏｗからＨｉｇｈに切換えられる。このと
き、αの値は、４から３に減少するので、α＜α_dとな
り、出力信号ＢがＨｉｇｈとなる。この時点で、信号伝
送制御装置２３２からの初期化指令信号（Ｌｏｗ）の伝
送が停止する。

【００４２】その後、他の入力信号Ａ１２〜Ａ１４もＴ
１３時間内に、逐次Ｈｉｇｈに切換えられるが、このと
きは常にα＜α_dもしくはα＝α_dの状態が維持される
ので、出力信号ＢはＨｉｇｈに保たれ、Ｔ１４に移って
信号αとα_dがともに０となった時点で初期化動作が完
了し、通常状態に戻る。

【００４３】なお、本実施例の信号伝送制御装置２３２
は、前記第１実施例のものとは異なり、初期化指令信号
（Ｌｏｗ）を出力する時間は、最初に入力されたＬｏｗ
信号（図８における入力信号Ａ１１）の入力時間に依存
する。したがって、上述したような適正な伝送制御動作
を行なうには、最初のＬｏｗ信号の入力時間中に他のす
べての信号がＬｏｗに切換えられていることが条件であ
る。ただし、この条件は、ホストコンピュータ２２１か
らのＬｏｗ信号の出力時間を調整することにより容易に
満たすことができる。

【００４４】上述したように、信号伝送制御装置の検知
手段と制御手段を変形した第２実施例においても適正に
初期化指令信号を伝送することができる。多数の機器が
組合わされている大規模システムであっても、信号伝送
経路についての調査・検討などに多大な労力を費す必要
がなく、また、システムの構成を変えるときにも柔軟
に、かつ迅速に対応することが可能となる。

【００４５】以上、本発明を第１実施例および第２実施
例に基づいて説明したが、本発明は、これに限られるも
のではなく、様々な変形が可能である。たとえば、第１
実施例および第２実施例で示した信号伝送制御装置の内
部構成は、例示したものに限らず、装置の用途や目的、
使用環境などに応じて変えてもよい。また、取扱うビッ
ト数などの信号の表現方式も必要に応じて異ならせても
よい。

【００４６】さらに、第１実施例と第２実施例のシステ
ム２０，２２０では、信号伝送制御装置３２，２３２を
機器に内蔵した構成を示したが、装置３２，２３２は、
信号伝送経路上であれば、独立した装置として配設する
ことが可能である。

【００４７】また、本発明は初期化指令信号の伝送に限
らず、他の制御信号やデータ信号などについても広く適
用できる。一方、信号を伝送する方式については、上述
したような電圧の変化によるものに限らず、本発明を光
通信や、無線通信などに適用しても同様に効果的であ
る。

【００４８】

【発明の効果】以上説明したように本発明の信号伝送制
御装置は、複数の信号入力手段のいずれか１つから最初
に入力された入力信号を検知手段が検知して検知信号を
出力すると、そのときから一定期間にわたって、その後
に入力された入力信号を検知して出力される検知信号を
無効にするとともに、最初に入力された入力信号に基づ
いて、その信号と同等の情報を伝達するための出力信号
を生成して信号出力手段から出力する。したがって、複
数の信号入力手段に、それぞれ別の信号伝達経路が接続
され、同等の情報を伝達する複数の信号のそれぞれが、
異なった信号入力手段から異なったタイミングで入力さ
れる場合であっても、その入力される時期が、入力信号
の検知を無効にする前記一定期間内であれば、同等の情
報を伝達する信号を重複して伝送することを防止でき
る。これにより、複数の処理部を組合わせて構成したシ
ステムにおいて、各処理部が各々複数の信号入力手段を
有し、他の処理部と任意に接続することが可能な場合
に、信号伝送経路を意識することなく適正に情報信号を
伝送するように制御できる信号伝送制御装置を提供する
ことが可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施例によるコンピュータシステ
ムの信号伝送経路を示すブロック図である。

【図２】第１実施例の信号伝送制御装置の構成を示す回
路図である。

【図３】第１実施例の信号伝送制御装置が制御する信号
の変化を示すタイミングチャートである。

【図４】本発明の第２実施例によるコンピュータシステ
ムの信号伝送経路を示すブロック図である。

【図５】第２実施例の信号伝送制御装置の構成を示す回
路図である。

【図６】第２実施例の信号伝送制御装置が含む検知回路
の構成図である。

【図７】第２実施例の信号伝送制御装置が含む比較器の
構成図である。

【図８】第２実施例の信号伝送制御装置が制御する信号
の変化を示すタイミングチャートである。

【図９】従来のコンピュータシステムの信号伝送経路を
示すブロック図である。

【図１０】従来の信号伝送制御装置の構成を示す回路図
である。

【図１１】信号伝送経路を遮断するためのスイッチを有
した従来の信号伝送制御装置の構成を示す回路図であ
る。

【符号の説明】

２０，２２０コンピュータシステム２１，２２１ホストコンピュータ２２，２４，２６，２２２，２２４，２２６機器３２，３４，３６，２３２，２３４，２３６信号伝送
制御装置５０，５２，６０，６２，７０，７２，２５０，２５
１，２５２，２５３，２６０，２６１，２６２，２６
３，２７０，２７１，２７２，２７３入力ポート４２，４４，４６，２４２，２４４，２４６機能部５４，５６，６４，６６，７４，７６，２５４，２５
５，２５６，２５７，２６４，２６５，２６６，２６
７，２７４，２７５，２７６，２７７出力ポート１００ＮＡＮＤ回路１０２セット付Ｄタイプフリップフロップ１０４遅延回路３００検知回路３０２遅延回路３０４比較器

Claims

【特許請求の範囲】

【請求項１】情報を伝達するための信号が信号伝送経
路から入力される複数の信号入力手段と、情報を伝達するための信号を信号伝送経路へ出力するた
めの少なくとも１つの信号出力手段と、前記複数の信号入力手段に接続され、これらの信号入力
手段に入力された入力信号を検知するための検知手段
と、前記検知手段と前記信号出力手段とに接続され、前
記検知手段から最初に出力された検知信号に応じて、該
出力時以降に出力される検知信号を一定期間、無効にす
るとともに、前記最初に出力された検知信号に基づい
て、前記入力信号と同等の情報を伝達する出力信号を生
成して前記信号出力手段から信号伝送経路へ出力するた
めの制御手段とを含む信号伝送制御装置。