JP3124105B2 - スイッチ操作信号発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスイッチ操作信号発生回
路に関し、特に、操作スイッチに対する操作に応じても
外部（中央処理ユニット）による制御に応じてもスイッ
チ操作信号を変更するものに適用して好適なものであ
る。

【０００２】

【従来の技術】例えば、伝送装置等に対する警報監視盤
は、監視対象の状態に応じて各種の状態信号を変化させ
るものである。このような警報監視盤に対して、保守を
行なう際や警報の発生に応じて内容を確認する際には、
装置内各部の各種状態信号を固定させること（この状態
はプロテクト状態と呼ばれている）が多い。警報監視盤
を非プロテクト状態からプロテクト状態へ変化させた
り、逆に、プロテクト状態から非プロテクト状態へ変化
させたりする信号は、操作パネルに設けられた操作スイ
ッチに対するオペレータの操作に応じて発生されてい
た。

【０００３】図２は、このような信号（以下、スイッチ
操作信号と呼ぶ）の従来の発生回路を示すものである。

【０００４】図２において、操作スイッチ１としてコモ
ン端子１ｃがアースされている単極双投トグルスイッチ
が適用されている。すなわち、いずれかの切替端子１ａ
又は１ｂに可動片１ｄが必ず接触する形式のトグルスイ
ッチが適用されている。各切替端子１ａ、１ｂはそれぞ
れ、プルアップ抵抗２、３を介して電源（Ｖcc）に接続
されている。従って、切替端子１ａがコモン端子１ｃに
接続されている状態においては、切替端子１ａが論理
“０”、切替端子１ｂが論理“１”となり、切替端子１
ｂがコモン端子１ｃに接続されている状態においては、
切替端子１ａが論理“１”、切替端子１ｂが論理“０”
となる。

【０００５】スイッチ状態保持回路４は、２個のナンド
ゲート５及び６がフリップフロップ回路的に接続されて
構成されたものであり、操作スイッチ１の接続状態を表
すスイッチ操作信号を出力する。すなわち、スイッチ状
態保持回路４は、切替端子１ａ及び１ｂの論理に基づい
て、切替端子１ａがコモン端子１ｃに接続されていると
きに（例えばプロテクト状態を指示する）論理“１”を
とり、切替端子１ｂがコモン端子１ｃに接続されている
ときに（例えば非プロテクト状態を指示する）論理
“０”をとるスイッチ操作信号を出力する。

【０００６】なお、操作スイッチとしてオンオフスイッ
チを適用してこのスイッチの出力をそのままスイッチ操
作信号にすることもあるが、スイッチ操作信号の内容が
これを受ける回路に大きな影響を与えるものであるとき
には、チャタリング等を確実に防止して正確な動作を保
証するため、上述したように操作スイッチ１から２ビッ
ト信号を出力してスイッチ状態保持回路４で１ビットに
変換してスイッチ操作信号とすることが多い。

【０００７】

【発明が解決しようとする課題】ところで、警報監視盤
等の保守を遠隔地の装置のＣＰＵ制御によって行なうこ
とが考えられている。このような場合であっても、スイ
ッチ操作信号によって警報監視盤をプロテクト状態に変
更することが必要である。

【０００８】しかしながら、図２に示した従来のスイッ
チ操作信号発生回路では、当然に遠隔制御に応じてスイ
ッチ操作信号の内容（論理）を変更することはできな
い。

【０００９】そこで、操作スイッチに対する操作に応じ
てスイッチ操作信号を発生する構成とは別個に、遠隔地
のＣＰＵ制御に応じてスイッチ操作信号を発生する構成
に設け、スイッチ操作信号が供給される装置側でこれら
２種類のスイッチ操作信号を予め定めた優先度に従って
取り込んで処理することが考えられる。例えば、遠隔地
のＣＰＵ制御によってプロテクト状態への変更が指示さ
れた場合には、操作スイッチの位置が非プロテクト状態
にあってもプロテクト状態への変更を実行させるように
することが考えられる。

【００１０】しかし、このようにした場合、スイッチ操
作信号が供給される装置が有効としたスイッチ操作信号
の内容と操作スイッチの状態（可動片の位置）とが矛盾
する恐れがある。また、スイッチ操作信号を取込む回路
側の負担も大きくなる。

【００１１】このような問題は、伝送装置の警報監視装
置について生じるだけでなく、操作スイッチに対する操
作に対しても、また、ＣＰＵ制御によってもスイッチ操
作信号を発生することを要する各種の装置において生じ
ている。

【００１２】本発明は、以上の点を考慮してなされたも
のであり、操作スイッチに対する操作及びＣＰＵ制御に
応じて単一のスイッチ操作信号を発生すると共に、その
発生したスイッチ操作信号が操作スイッチの状態と矛盾
することがないスイッチ操作信号発生回路を提供しよう
としたものである。

【００１３】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、操作スイッチを有する操作部か
らの２ビットのスイッチ信号に応じて、スイッチ操作信
号保持回路が１ビットのスイッチ操作信号を発生して保
持するスイッチ操作信号発生回路を、以下のようにした
ことを特徴とするものである。

【００１４】すなわち、操作部から出力される２ビット
のスイッチ信号が、少なくとも、スイッチ操作信号を第
１の状態にする指令、スイッチ操作信号を第２の状態に
する指令、スイッチ操作信号の直前状態を保持させる指
令のいずれかを意味するものとした。

【００１５】また、外部ＣＰＵによる制御に応じて、ス
イッチ信号が意味する少なくとも３種類の指令と同一の
３種類の指令のいずれかを意味する２ビットの擬似スイ
ッチ信号を出力するＣＰＵインタフェース回路と、操作
部から与えられたスイッチ信号と、ＣＰＵインタフェー
ス回路から与えられた擬似スイッチ信号との調停を行な
って２ビット信号をスイッチ操作信号保持回路に与える
指令調停回路とをを設けた。

【００１６】ここで、操作部内の操作スイッチが中点付
き跳返りトグルスイッチであることが好ましい。

【００１７】また、指令調停回路が、(a) スイッチ信号
が意味する指令と擬似スイッチ信号が意味する指令とが
一致する場合には、スイッチ信号と同一の２ビット信号
を出力し、(B) スイッチ信号がスイッチ操作信号の直前
状態を保持させることを指令し、擬似スイッチ信号がこ
れ以外を指令する場合には、擬似スイッチ信号と同一の
２ビット信号を出力し、(c) 擬似スイッチ信号がスイッ
チ操作信号の直前状態を保持させることを指令し、スイ
ッチ信号がこれ以外を指令する場合には、スイッチ信号
と同一の２ビット信号を出力し、(d) スイッチ信号又は
擬似スイッチ信号の一方がスイッチ操作信号を第１の状
態にさせることを指令し、スイッチ信号又は擬似スイッ
チ信号の他方がスイッチ操作信号を第２の状態にさせる
ことを指令する場合には、スイッチ操作信号を第１の状
態にさせる２ビット信号を出力することが好ましい。

【００１８】

【作用】本発明においては、操作部から出力される２ビ
ットのスイッチ信号が、スイッチ操作信号を第１の状態
にする指令、スイッチ操作信号を第２の状態にする指令
であるだけではなく、スイッチ操作信号の直前状態を保
持させる指令ともなる。この第３番目の指令を、操作ス
イッチに外力が加わらないときに発生するものとするこ
とで、操作スイッチの待機状態がスイッチ操作信号の状
態と無関係となり、操作位置とスイッチ操作信号の内容
とが矛盾することを防止できる。

【００１９】また、外部ＣＰＵによる制御を可能とすべ
く、スイッチ信号が意味する少なくとも３種類の指令と
同一の３種類の指令のいずれかを意味する２ビットの擬
似スイッチ信号を出力するＣＰＵインタフェース回路を
設けている。

【００２０】さらに、操作スイッチによる操作に応じた
スイッチ操作信号とＣＰＵ制御によるスイッチ操作信号
とを統一してスイッチ操作信号を受ける回路の負担を軽
減するために、操作部から与えられたスイッチ信号と、
ＣＰＵインタフェース回路から与えられた擬似スイッチ
信号との調停を行なって２ビット信号をスイッチ操作信
号保持回路に与える指令調停回路を設けている。

【００２１】指令調停回路は、スイッチ信号が意味する
指令と擬似スイッチ信号が意味する指令とが一致する場
合には、当然にスイッチ信号と同一の２ビット信号を出
力すれば良い。また、指令調停回路が、スイッチ信号が
スイッチ操作信号の直前状態を保持させることを指令
し、擬似スイッチ信号がこれ以外を指令する場合には、
擬似スイッチ信号と同一の２ビット信号を出力し、擬似
スイッチ信号がスイッチ操作信号の直前状態を保持させ
ることを指令し、スイッチ信号がこれ以外を指令する場
合には、スイッチ信号と同一の２ビット信号を出力すこ
ととし、スイッチ操作信号の内容を可変させることを指
示するスイッチ信号又は擬似スイッチ信号を優先させる
ことが好ましい。さらに、指令調停回路が、スイッチ信
号又は擬似スイッチ信号の一方がスイッチ操作信号を第
１の状態にさせることを指令し、スイッチ信号又は擬似
スイッチ信号の他方がスイッチ操作信号を第２の状態に
させることを指令する場合には、スイッチ操作信号を第
１の状態にさせる２ビット信号を出力することとし、ス
イッチ操作信号の第１の状態を重要視する次の回路に応
じるようにすることが好ましい。

【００２２】ところで、操作部内の操作スイッチに中点
付き跳返りトグルスイッチを適用すると、上述した３種
類のいずれかの指令を形成し易い。

【００２３】

【実施例】以下、本発明の一実施例を図面を参照しなが
ら詳述する。ここで、図１がこの実施例の全体構成を示
すブロック図、図３はその各部信号の真理値を示す図
表、図４は各部信号のタイミングチャートである。

【００２４】図１において、この実施例のスイッチ操作
信号発生回路は、大きくは、操作部１０、ＣＰＵインタ
フェース回路２０、指令調停回路３０及びスイッチ操作
信号保持回路４０から構成されている。

【００２５】操作部１０は、操作スイッチ１１と、２個
のプルアップ抵抗１２及び１３から構成されている。こ
の実施例の操作スイッチ１１は、コモン端子１１ｃがア
ースされている中点付き跳返りトグルスイッチである。
すなわち、可動片１１ｄに外力が加わっていない非操作
状態では、可動片１１ｄが両切替端子１１ａ及び１１ｂ
に対して中立位置にあり、可動片１１ｄに外力が加わっ
ている操作状態では、可動片１１ｄが操作方向の延長側
にある切替端子１１ａ又は１１ｂに接触する形式のトグ
ルスイッチが適用されている。各切替端子１１ａ、１１
ｂはそれぞれ、プルアップ抵抗１２、１３を介して電源
（Ｖcc）に接続されている。

【００２６】従って、切替端子１１ａが可動片１１ｄを
介してコモン端子１１ｃに接続されている状態において
は、切替端子１１ａが論理“０”、切替端子１１ｂが論
理“１”となり、切替端子１１ｂが可動片１１ｄを介し
てコモン端子１１ｃに接続されている状態においては、
切替端子１１ａが論理“１”、切替端子１１ｂが論理
“０”となる。また、可動片１１ｄが両切替端子１１ａ
及び１１ｂに対して中立位置にある状態においては、切
替端子１１ａ及び１１ｂが共に論理“１”となる。

【００２７】ここで、第１の状態はスイッチ操作信号Ｓ
Ｋを論理“１”にすることを指令するものであり、第２
の状態はスイッチ操作信号ＳＫを論理“０”にすること
を指令するものであり、第３の状態はスイッチ操作信号
ＳＫの論理レベルを直前状態のままとさせることを指令
するものである。

【００２８】切替端子１１ａの論理信号ＳＦは、後述す
る指令調停回路３０の２入力アンドゲート３１に入力さ
れ、切替端子１１ｂの論理信号ＳＧは、指令調停回路３
０の２入力アンドゲート３２に入力される。以下、正常
動作時において上述した３種類のいずれかの組み合わせ
をとるこれら一対の論理信号ＳＦ及びＳＧを、操作部１
０からのスイッチ信号と呼ぶ。

【００２９】ＣＰＵインタフェース回路２０は、アドレ
スデコーダ２１、インバータ２２、２個の２入力オアゲ
ート２３及び２４から構成されている。

【００３０】アドレスデコーダ２１は、ＣＰＵ側とアド
レスバス及びコントロールバスを通じて接続されてお
り、取込み指令用のコントロール信号に応じてアドレス
ＳＡを取込み、そのアドレスＳＡが当該スイッチ操作信
号発生回路に対して有意な（VALID ）ものであるときに
有意な（論理“０”）論理信号ＳＢを２入力オアゲート
２３及び２４を与えるものである。なお、これ以外の場
合には、論理信号ＳＢを論理“１”にしている。

【００３１】ＣＰＵ側は、コントロール信号及びアドレ
スＳＡの送出とほぼ並行して指示内容信号を出力する。
例えば、データバス中の１信号線を通じて１ビットの指
示内容信号を出力したり、データバス全体を用いて指示
内容信号を出力したりする。後者の場合には、当該スイ
ッチ操作信号発生回路にデータデコーダを設けて１ビッ
トの指示内容信号に変換する。

【００３２】ＣＰＵ側から与えられた１ビットの指示内
容信号ＳＣは、当該スイッチ操作信号発生回路からの出
力であるスイッチ操作信号ＳＫを論理“１”にさせたい
場合に論理“１”をとり、スイッチ操作信号ＳＫを論理
“０”にさせたい場合に論理“０”をとるものである。
この指示内容信号ＳＣは、オアゲート２４に直接入力さ
れると共に、インバータ２２を介して反転されてオアゲ
ート２３に入力される。

【００３３】アドレスデコーダ２１からの論理信号ＳＢ
が論理“１”であるときには、すなわち、ＣＰＵ側が当
該スイッチ操作信号発生回路をアクセスしていないとき
には、両オアゲート２３及び２４は指示内容信号ＳＣの
論理レベルに関係なく論理“１”の論理信号ＳＤ、ＳＥ
を対応するアンドゲート３１、３２に与える。これに対
して、アドレスデコーダ２１からの論理信号ＳＢが論理
“０”であるときには、すなわち、ＣＰＵ側が当該スイ
ッチ操作信号発生回路をアクセスしているときには、両
オアゲート２３及び２４は他方の入力端子に入力された
論理信号ＳＣ＊（＊は反転を意味するものとする）、Ｓ
Ｃの論理レベルと等しい論理レベルの論理信号ＳＤ、Ｓ
Ｅを対応するアンドゲート３１、３２に与える。

【００３４】従って、一対の論理信号ＳＤ及びＳＥは、
スイッチ信号ＳＦ及びＳＧと同じ３種類の組み合わせの
いずれかをとるものであり、以下では擬似スイッチ信号
と呼ぶ。

【００３５】指令調停回路３０は、上述した２個のアン
ドゲート３１及び３２で構成され、スイッチ操作信号保
持回路４０は、２入力ナンドゲート４１と、３入力ナン
ドゲート４２とから構成されている。

【００３６】アンドゲート３１及び３２は、操作部１０
からのスイッチ信号ＳＦ及びＳＧと、ＣＰＵインタフェ
ース部２０からの擬似スイッチ信号ＳＤ及びＳＥとの優
先度の調整等を行なうために設けられたものである。

【００３７】操作スイッチ１１の可動片１１ｄが中立位
置にある非操作時であって、ＣＰＵ側から当該スイッチ
操作信号発生回路がアクセスされていない場合には、ア
ンドゲート３１及び３２はそれぞれ、論理“１”の論理
信号ＳＨ、ＳＩを対応するナンドゲート４１、４２に与
える。

【００３８】また、操作スイッチ１１の可動片１１ｄが
中立位置にある非操作時であって、ＣＰＵ側から当該ス
イッチ操作信号発生回路がアクセスされている場合に
は、アンドゲート３１及び３２はそれぞれ、ＣＰＵイン
タフェース部２０からの擬似スイッチ信号ＳＤ、ＳＥと
同じ論理レベルを有する論理信号ＳＨ、ＳＩを対応する
ナンドゲート４１、４２に与える。

【００３９】逆に、操作スイッチ１１の可動片１１ｄが
操作され、ＣＰＵ側から当該スイッチ操作信号発生回路
がアクセスされていない場合には、アンドゲート３１及
び３２はそれぞれ、操作部１０からのスイッチ信号Ｓ
Ｆ、ＳＧと同じ論理レベルを有する論理信号ＳＨ、ＳＩ
を対応するナンドゲート４１、４２に与える。

【００４０】さらに、操作スイッチ１１の可動片１１ｄ
が操作され、ＣＰＵ側から当該スイッチ操作信号発生回
路がアクセスされている場合であって、操作部１０から
のスイッチ信号ＳＦ、ＳＧとＣＰＵインタフェース部２
０からの擬似スイッチ信号ＳＤ、ＳＥとが一致している
場合には、アンドゲート３１及び３２はそれぞれ、その
一致した論理レベルを有する論理信号ＳＨ、ＳＩを対応
するナンドゲート４１、４２に与える。

【００４１】これに対して、操作スイッチ１１の可動片
１１ｄが操作され、ＣＰＵ側から当該スイッチ操作信号
発生回路がアクセスされている場合であって、操作部１
０からのスイッチ信号ＳＦ、ＳＧとＣＰＵインタフェー
ス部２０からの擬似スイッチ信号ＳＤ、ＳＥとが不一致
の場合には、アンドゲート３１及び３２はそれぞれ、論
理“０”の論理信号ＳＨ、ＳＩを対応するナンドゲート
４１、４２に与える。

【００４２】論理信号ＳＨが与えられるナンドゲート４
１には他のナンドゲート４２の出力信号ＳＬが与えら
れ、逆に、論理信号ＳＩが与えられるナンドゲート４２
には他のナンドゲート４１の出力信号ＳＬが与えられ、
ナンドゲート４１からの出力信号ＳＫが当該スイッチ操
作信号発生回路からの出力としてのスイッチ操作信号と
なる。

【００４３】なお、ナンドゲート４２には、パワーオン
時にのみ論理“０”をとるパワーオン信号ＳＪが与えら
れるようになされており、パワーオン直後のスイッチ操
作信号ＳＫを論理“０”にさせるようになされている。
パワーオン信号ＳＪが論理“１”のときには、ナンドゲ
ート４１及び４２の動作にはこのパワーオン信号ＳＪは
無関係となる。

【００４４】スイッチ操作信号ＳＫを含め、一対のナン
ドゲート４１及び４２からの論理信号ＳＫ及びＳＬの論
理レベルは、アンドゲート３１及び３２から出力された
一対の論理信号ＳＨ及びＳＩの論理レベルによって定ま
る。

【００４５】一対の論理信号ＳＨ及びＳＩが共に論理
“１”のときは、論理信号ＳＫ及びＳＬの論理レベルは
それ以前の自己の論理レベルに等しい。

【００４６】一対の論理信号ＳＨ及びＳＩが共に論理
“０”のときは、論理信号ＳＫ及びＳＬは共に論理
“１”となる。

【００４７】論理信号ＳＨが論理“０”、論理信号ＳＩ
が論理“１”のときは、論理信号ＳＫが論理“１”、論
理信号ＳＬが論理“０となる。

【００４８】論理信号ＳＨが論理“１”、論理信号ＳＩ
が論理“０”のときは、論理信号ＳＫが論理“０”、論
理信号ＳＬが論理“１となる。

【００４９】次に、以上のような処理構成を有する実施
例のスイッチ操作信号発生回路について、当該スイッチ
操作信号発生回路からのスイッチ操作信号ＳＫが、操作
スイッチ１１の操作やＣＰＵ制御等によってどのような
論理レベルになるかを、図３を用いて場合を分けて説明
する。

【００５０】図３の第１行Ｒ１は、操作スイッチ１１が
操作されていない状態であり（ＳＦ＝１、ＳＧ＝１）、
ＣＰＵ側が当該スイッチ操作信号発生回路をアクセスし
（ＳＡ＝VALID ）、擬似スイッチ信号ＳＣを論理“１”
にした場合を示している。この場合、ＣＰＵインタフェ
ース回路２０からの擬似スイッチ信号ＳＤ（＝０）、Ｓ
Ｅ（＝１）がそのままアンドゲート３１及び３２を通過
するので（ＳＨ＝０、ＳＩ＝１）、ＣＰＵ側の制御によ
ってスイッチ操作信号ＳＫは論理“１”に変化する。

【００５１】第２行Ｒ２は、操作スイッチ１１がスイッ
チ操作信号ＳＫを論理“１”にするように操作され（Ｓ
Ｆ＝０、ＳＧ＝１）、かつ、ＣＰＵ側もスイッチ操作信
号ＳＫを論理“１”にするようにアクセスした（ＳＡ＝
VALID 、ＳＣ＝１）場合を示している。この場合、操作
部１０からのスイッチ信号ＳＦ及びＳＧと、ＣＰＵイン
タフェース回路２０からの擬似スイッチ信号ＳＤ及びＳ
Ｅが一致し、アンドゲート３１及び３２から論理“０”
の論理信号ＳＨ及び論理“１”の論理信号ＳＩとが出力
されるので、スイッチ操作信号ＳＫは論理“１”に変化
する。

【００５２】第３行Ｒ３は、操作スイッチ１１がスイッ
チ操作信号ＳＫを論理“０”にするように操作され（Ｓ
Ｆ＝０、ＳＧ＝１）、かつ、ＣＰＵ側はスイッチ操作信
号ＳＫを論理“１”にするようにアクセスした（ＳＡ＝
VALID 、ＳＣ＝１）場合を示している。この場合、操作
部１０からのスイッチ信号ＳＦ及びＳＧと、ＣＰＵイン
タフェース回路２０からの擬似スイッチ信号ＳＤ及びＳ
Ｅが不一致（指令が矛盾）し、アンドゲート３１及び３
２から共に論理“０”の論理信号ＳＨ及び論理信号ＳＩ
とが出力されるので、スイッチ操作信号ＳＫは論理
“１”に変化する。すなわち、この場合には、ＣＰＵ側
の制御が操作スイッチ１１に対する操作より優先された
ことになる。

【００５３】第４行Ｒ４は、操作部１０からのスイッチ
信号ＳＦ及びＳＧが共に論理“０”であるので、操作部
１０の構成からは、実際上生じることがほとんど考えら
れない。あえて考えると、操作部１０に異常が生じてシ
ョートしたときであり、かつ、ＣＰＵ側はスイッチ操作
信号ＳＫを論理“１”にするようにアクセスした（ＳＡ
＝VALID 、ＳＣ＝１）場合である。この場合、アンドゲ
ート３１及び３２から共に論理“０”の論理信号ＳＨ及
び論理信号ＳＩとが出力されるので、スイッチ操作信号
ＳＫは論理“１”に変化する。

【００５４】第５行Ｒ５は、操作スイッチ１１が操作さ
れていない状態であり（ＳＦ＝１、ＳＧ＝１）、ＣＰＵ
側がスイッチ操作信号ＳＫを論理“０”にするようにア
クセスした（ＳＡ＝VALID 、ＳＣ＝１）場合を示してい
る。この場合、ＣＰＵインタフェース回路２０からの擬
似スイッチ信号ＳＤ（＝１）、ＳＥ（＝０）がそのまま
アンドゲート３１及び３２を通過するので（ＳＨ＝１、
ＳＩ＝０）、ＣＰＵ側の制御によってスイッチ操作信号
ＳＫは論理“０”に変化する。

【００５５】第６行Ｒ６は、操作スイッチ１１がスイッ
チ操作信号ＳＫを論理“１”にするように操作され（Ｓ
Ｆ＝０、ＳＧ＝１）、かつ、ＣＰＵ側がスイッチ操作信
号ＳＫを論理“０”にするようにアクセスした（ＳＡ＝
VALID 、ＳＣ＝０）場合を示している。この場合、操作
部１０からのスイッチ信号ＳＦ及びＳＧと、ＣＰＵイン
タフェース回路２０からの擬似スイッチ信号ＳＤ及びＳ
Ｅが不一致（指令が矛盾）になり、アンドゲート３１及
び３２から共に論理“０”の論理信号ＳＨ及びＳＩが出
力されるので、スイッチ操作信号ＳＫは論理“１”に変
化する。すなわち、この場合には、操作スイッチ１１に
対する操作がＣＰＵ側の制御より優先されたことにな
る。

【００５６】第７行Ｒ７は、操作スイッチ１１がスイッ
チ操作信号ＳＫを論理“０”にするように操作され（Ｓ
Ｆ＝０、ＳＧ＝１）、かつ、ＣＰＵ側もスイッチ操作信
号ＳＫを論理“０”にするようにアクセスした（ＳＡ＝
VALID 、ＳＣ＝０）場合を示している。この場合、操作
部１０からのスイッチ信号ＳＦ及びＳＧと、ＣＰＵイン
タフェース回路２０からの擬似スイッチ信号ＳＤ及びＳ
Ｅが一致し、アンドゲート３１及び３２から論理“１”
の論理信号ＳＨ及び論理“０”の論理信号ＳＩととが出
力されるので、スイッチ操作信号ＳＫは論理“０”に変
化する。

【００５７】第８行Ｒ８は、操作部１０に異常が生じて
ショートしたときであり、かつ、ＣＰＵ側はスイッチ操
作信号ＳＫを論理“０”にするようにアクセスした（Ｓ
Ａ＝VALID 、ＳＣ＝０）場合である。従って、実際上ほ
とんど考えられない。この場合、アンドゲート３１及び
３２から共に論理“０”の論理信号ＳＨ及び論理信号Ｓ
Ｉとが出力されるので、スイッチ操作信号ＳＫは論理
“１”に変化する。

【００５８】第９行Ｒ９〜第１２行Ｒ１２は共に、ＣＰ
Ｕ側からのアクセスがない（ＳＡ＝INVALID 、ＳＣ＝０
か１）場合を示している。これらの場合、オアゲート２
３及び２４から論理“１”の擬似スイッチ信号ＳＤ及び
ＳＥが出力されて、操作部１０からのスイッチ信号ＳＦ
及びＳＧがそのままアンドゲート３１及び３２を通過す
るので（ＳＦ＝ＳＨ、ＳＧ＝ＳＩ）、操作部１０の状態
によってのみスイッチ操作信号ＳＫが変化する。

【００５９】第９行Ｒ９は、操作スイッチ１１に対する
操作がなされていない状態であり（ＳＦ＝１、ＳＧ＝
１）、アンドゲート３１及び３２から共に論理“１”の
論理信号ＳＨ及び論理信号ＳＩとが出力されるので、ス
イッチ操作信号ＳＫはその前の論理レベルを維持する。

【００６０】第１０行Ｒ１０は操作スイッチ１１がスイ
ッチ操作信号ＳＫを論理“１”にするように操作された
場合であり（ＳＦ＝０、ＳＧ＝１）、第１１行Ｒ１１は
操作スイッチ１１がスイッチ操作信号ＳＫを論理“０”
にするように操作された場合であり（ＳＦ＝１、ＳＧ＝
０）、スイッチ操作信号ＳＫは当然に論理“１”又は
“０”になる。

【００６１】第１２行Ｒ１２は、操作部１０に異常が生
じてショートした実際上ほとんど考えられない場合であ
り、アンドゲート３１及び３２から共に論理“０”の論
理信号ＳＨ及び論理信号ＳＩが出力されてスイッチ操作
信号ＳＫは論理“１”に変化する。

【００６２】以上の第１行Ｒ１〜第１２行Ｒ１２はパワ
ーが安定に供給されて以降についての場合である（ＳＪ
＝１）。

【００６３】第１３行Ｒ１３はパワーオン時の場合（Ｓ
Ｊ＝０）を示しており、アンドゲート３１及び３２から
の一対の論理信号ＳＨ及び論理信号ＳＩがいかなる論理
レベルの組み合わせであっても、スイッチ操作信号ＳＫ
は論理“０”に変化する。

【００６４】次に、実施例のスイッチ操作信号発生回路
の動作を、図４を用いて時間的な変化で説明する。

【００６５】一般には、操作スイッチ１１が操作されて
おらず、しかもＣＰＵがアクセスしていない状態でパワ
ーオンが実行される。時点ｔ１以前のように、パワーオ
ン信号ＳＪが論理“０”のときは、これによりスイッチ
操作信号ＳＫは論理“０”となる（図３第１３行Ｒ１３
参照）。

【００６６】パワーオン信号ＳＪが時点ｔ１で非有意レ
ベルである論理“１”に戻ったとき、操作スイッチ１１
が操作されておらず、しかもＣＰＵがアクセスしていな
いので、スイッチ操作信号ＳＫはこれ以降も今までの論
理レベル（＝０）を維持する（図３第９行Ｒ９参照）。

【００６７】このような待機状態において、時点ｔ２か
らＣＰＵ側が当該スイッチ操作信号発生回路をアクセス
し、その指示内容がスイッチ操作信号ＳＫを論理“１”
にするものであると（ＳＣ＝１）、オアゲート２３及び
２４からの論理信号ＳＤ及びＳＥが論理“０”及び
“１”となり、アンドゲート３１及び３２からの論理信
号ＳＨ及びＳＩも論理“０”及び“１”となって、スイ
ッチ操作信号ＳＫが論理“１”に変化する（図３第１行
Ｒ１参照）。このようなアクセスが継続しているとき、
上述した状態を継続する。

【００６８】時点ｔ３でＣＰＵ側からのアクセスが終了
すると、操作スイッチ１１が操作されておらず、しかも
ＣＰＵ側がアクセスされていない待機状態になって、ス
イッチ操作信号ＳＫはこれ以降も今までの論理レベル
（＝１）を維持する（図３第９行Ｒ９参照）。

【００６９】このような待機状態において、時点ｔ４か
らＣＰＵ側が当該スイッチ操作信号発生回路をアクセス
し、その指示内容がスイッチ操作信号ＳＫを論理“０”
にするものであると（ＳＣ＝０）、オアゲート２３及び
２４からの論理信号ＳＤ及びＳＥが論理“１”及び
“０”となり、アンドゲート３１及び３２からの論理信
号ＳＨ及びＳＩも論理“１”及び“０”となって、スイ
ッチ操作信号ＳＫが論理“０”に変化する（図３第５行
Ｒ５参照）。このようなアクセスが継続しているとき、
上述した状態を継続する。

【００７０】時点ｔ５でＣＰＵ側からのアクセスが終了
すると、操作スイッチ１１が操作されておらず、しかも
ＣＰＵ側がアクセスされていない待機状態になって、ス
イッチ操作信号ＳＫはこれ以降も今までの論理レベル
（＝０）を維持する（図３第９行Ｒ９参照）。

【００７１】このような待機状態において、時点ｔ６か
ら操作スイッチ１１の可動片１１ｄが切替端子１１ａに
接するように操作されると（ＳＦ＝０、ＳＧ＝１）、ア
ンドゲート３１及び３２からの論理信号ＳＨ及びＳＩは
論理“０”及び“１”となって、スイッチ操作信号ＳＫ
が論理“１”に変化する（図３第１０行Ｒ１０参照）。
このような操作が継続しているとき上述した状態を継続
する。

【００７２】時点ｔ７で上述の操作が終了すると待機状
態に戻って、スイッチ操作信号ＳＫはこれ以降も論理レ
ベル（＝１）を維持する（図３第９行Ｒ９参照）。

【００７３】このような待機状態において、時点ｔ８か
ら操作スイッチ１１の可動片１１ｄが切替端子１１ｂに
接するように操作されると（ＳＦ＝１、ＳＧ＝０）、ア
ンドゲート３１及び３２からの論理信号ＳＨ及びＳＩは
論理“１”及び“０”となって、スイッチ操作信号ＳＫ
が論理“０”に変化する（図３第１１行Ｒ１１参照）。
このような操作が継続しているとき上述した状態を継続
する。

【００７４】時点ｔ９で上述の操作が終了すると待機状
態に戻って、スイッチ操作信号ＳＫはこれ以降も論理レ
ベル（＝０）を維持する（図３第９行Ｒ９参照）。

【００７５】以上のように、上記実施例によれば、スイ
ッチ操作信号ＳＫをＣＰＵ側の制御によっても可変させ
ることができる。

【００７６】かくするにつき、操作部１０からの指令と
ＣＰＵ側からの指令とを調停して統一した１個のスイッ
チ操作信号ＳＫを、供給先構成に与えるようにしたの
で、操作部１０からの指令に応じたスイッチ操作信号と
ＣＰＵ制御に応じたスイッチ操作信号とを別個に作成し
て供給先回路に与える場合に比較して供給先構成の負担
が少ない。

【００７７】また、操作スイッチ１１に中点付き跳返り
トグルスイッチを適用し操作されていない場合には中立
位置にあるようにしたので、操作スイッチ１１の位置が
スイッチ操作信号ＳＫの内容を規定するものとはなら
ず、ＣＰＵ制御によってスイッチ操作信号ＳＫの内容が
変化したときに操作スイッチ１１の位置と矛盾すること
は当然に生じない。

【００７８】さらに、スイッチ操作信号ＳＫの内容が意
味する第１及び第２状態のうち、一方の状態への変更を
他方の状態への変更より重要とするシステムが多く存在
する。上記実施例は、操作部１０からの指令とＣＰＵ側
からの制御とが重複してその内容が矛盾する場合に、操
作部１０又はＣＰＵ側の一方に固定的に優先権を与える
のではなく、スイッチ操作信号ＳＫのより重要な状態へ
の変更を優先させるようにしたので、ＣＰＵ制御を可能
としても上述のような軽重があるシステムに対応でき
る。

【００７９】なお、本発明のスイッチ操作信号発生回路
は、操作スイッチに対する操作によっても、また、ＣＰ
Ｕ制御によってもスイッチ操作信号の内容を変更させる
ことを要する各種の電子機器やシステムに広く適用する
ことができる。

【００８０】上記実施例においては、操作スイッチ１１
として中点付き跳返りトグルスイッチを適用して操作部
１０から２ビットのスイッチ信号（ＳＦ及びＳＧ）を出
力させるものを示したが、外力がない場合に待機位置に
自動的に復帰する２個のプッシュスイッチを適用して操
作部１０から２ビットのスイッチ信号（ＳＦ及びＳＧ）
を出力させるようにしても良い。

【００８１】また、上記実施例においては、操作部１０
からのスイッチ信号が意味する指令とＣＰＵインタフェ
ース回路２０からのスイッチ信号が意味する指令とが矛
盾する場合に、指令調停回路３０がより重要度の高い指
令を選択するものを示したが、指令の供給元（１０又は
２０）に基づいて選択するようにしても良い。

【００８２】

【発明の効果】以上のように、本発明によれば、操作部
から出力される２ビットのスイッチ信号が、少なくと
も、スイッチ操作信号を第１の状態にする指令、スイッ
チ操作信号を第２の状態にする指令、スイッチ操作信号
の直前状態を保持させる指令のいずれかを意味するもの
とすると共に、外部ＣＰＵによる制御に応じて、スイッ
チ信号が意味する少なくとも３種類の指令と同一の３種
類の指令のいずれかを意味する２ビットの擬似スイッチ
信号を出力するＣＰＵインタフェース回路と、操作部か
ら与えられたスイッチ信号と、ＣＰＵインタフェース回
路から与えられた擬似スイッチ信号との調停を行なって
２ビット信号をスイッチ操作信号保持回路に与える指令
調停回路とを設けたので、操作スイッチに対する操作及
びＣＰＵ制御に応じて単一のスイッチ操作信号を発生で
きると共に、その発生したスイッチ操作信号が操作スイ
ッチの状態と矛盾することがないスイッチ操作信号発生
回路を実現できる。

【図面の簡単な説明】

【図１】実施例の構成を示すブロック図である。

【図２】従来の構成を示すブロック図である。

【図３】上記実施例の各種信号の真理値を示す図表であ
る。

【図４】上記実施例の各種信号の時間的変化例を示すタ
イミングチャートである。

【符号の説明】

１０…操作部、１１…操作スイッチ（中点付き跳返りト
グルスイッチ）、２０…ＣＰＵインタフェース回路、３
０…指令調停回路、４０…スイッチ操作信号保持回路、
ＳＦ、ＳＧ…スイッチ信号、ＳＤ、ＳＥ…擬似スイッチ
信号、ＳＫ…スイッチ操作信号。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 3/023 340 G08B 29/02

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 操作スイッチを有する操作部からの２ビ
   ットのスイッチ信号に応じて、スイッチ操作信号保持回
   路が１ビットのスイッチ操作信号を発生して保持するス
   イッチ操作信号発生回路において、 上記操作部から出力される２ビットのスイッチ信号が、
   少なくとも、スイッチ操作信号を第１の状態にする指
   令、スイッチ操作信号を第２の状態にする指令、スイッ
   チ操作信号の直前状態を保持させる指令のいずれかを意
   味するものとすると共に、 外部ＣＰＵによる制御に応じて、上記スイッチ信号が意
   味する少なくとも３種類の指令と同一の３種類の指令の
   いずれかを意味する２ビットの擬似スイッチ信号を出力
   するＣＰＵインタフェース回路と、 上記操作部から与えられたスイッチ信号と、上記ＣＰＵ
   インタフェース回路から与えられた擬似スイッチ信号と
   の調停を行なって２ビット信号を上記スイッチ操作信号
   保持回路に与える指令調停回路とを設けたことを特徴と
   するスイッチ操作信号発生回路。
2. 【請求項２】 上記操作スイッチが中点付き跳返りトグ
   ルスイッチであることを特徴とした請求項１に記載のス
   イッチ操作信号発生回路。
3. 【請求項３】 上記指令調停回路が、 上記スイッチ信号が意味する指令と上記擬似スイッチ信
   号が意味する指令とが一致する場合には、上記スイッチ
   信号と同一の２ビット信号を出力し、 上記スイッチ信号がスイッチ操作信号の直前状態を保持
   させることを指令し、上記擬似スイッチ信号がこれ以外
   を指令する場合には、上記擬似スイッチ信号と同一の２
   ビット信号を出力し、 上記擬似スイッチ信号がスイッチ操作信号の直前状態を
   保持させることを指令し、上記スイッチ信号がこれ以外
   を指令する場合には、上記スイッチ信号と同一の２ビッ
   ト信号を出力し、 上記スイッチ信号又は上記擬似スイッチ信号の一方がス
   イッチ操作信号を第１の状態にさせることを指令し、上
   記スイッチ信号又は上記擬似スイッチ信号の他方がスイ
   ッチ操作信号を第２の状態にさせることを指令する場合
   には、上記スイッチ操作信号を第１の状態にさせる２ビ
   ット信号を出力することを特徴とした請求項１又は２に
   記載のスイッチ操作信号発生回路。