JPH04267450A - データ入力制御方式 - Google Patents
データ入力制御方式Info
- Publication number
- JPH04267450A JPH04267450A JP3028195A JP2819591A JPH04267450A JP H04267450 A JPH04267450 A JP H04267450A JP 3028195 A JP3028195 A JP 3028195A JP 2819591 A JP2819591 A JP 2819591A JP H04267450 A JPH04267450 A JP H04267450A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- status
- data input
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、計算機等におけるデ
ータ入力機構に用いて好適なデータ入力制御方式に関す
る。
ータ入力機構に用いて好適なデータ入力制御方式に関す
る。
【０００２】
【従来の技術】一般に、計算機等におけるデータ入力機
構は、計算機外部或いは内部からのデータを受信し保持
するデータ受信部と、このデータ受信部にデータが用意
できたか否かや、各種のエラー等を示すステータス情報
を保持するステータス部と、データ受信部からデータを
、ステータス部からステータス情報を入力するデータ入
力部を持つ。
構は、計算機外部或いは内部からのデータを受信し保持
するデータ受信部と、このデータ受信部にデータが用意
できたか否かや、各種のエラー等を示すステータス情報
を保持するステータス部と、データ受信部からデータを
、ステータス部からステータス情報を入力するデータ入
力部を持つ。
【０００３】従来、この種のデータ入力機構では、デー
タ入力部は、ステータス部をアクセスするための入出力
命令を定期的に実行してステータス情報の読取りを行う
。そしてデータ入力部は、読取ったステータス情報によ
りデータが用意できたことを示すデータレディ（データ
入力許可状態）を検出した場合に限り、ステータス情報
読取りのループから抜け、データ受信部をアクセスする
ための入出力命令を実行してデータ読取り（データ入力
）を行う。
タ入力部は、ステータス部をアクセスするための入出力
命令を定期的に実行してステータス情報の読取りを行う
。そしてデータ入力部は、読取ったステータス情報によ
りデータが用意できたことを示すデータレディ（データ
入力許可状態）を検出した場合に限り、ステータス情報
読取りのループから抜け、データ受信部をアクセスする
ための入出力命令を実行してデータ読取り（データ入力
）を行う。
【０００４】このように従来のデータ入力機構では、デ
ータ入力の手順として、ステータス情報入力のための少
なくとも１回の入出力命令と、データ入力のための１回
の入出力命令の実行、即ち少なくとも２回の入出力命令
（入出力アクセス）を必要とするデータ入力制御方式を
適用していた。
ータ入力の手順として、ステータス情報入力のための少
なくとも１回の入出力命令と、データ入力のための１回
の入出力命令の実行、即ち少なくとも２回の入出力命令
（入出力アクセス）を必要とするデータ入力制御方式を
適用していた。
【０００５】
【発明が解決しようとする課題】上記したように従来の
データ入力機構におけるデータ入力制御方式では、デー
タ入力が可能であるか否かを調べるためにステータス情
報読取りのループを実行することから、データ入力のた
めの入出力命令を含めて、入出力命令を最低２回は実施
しなければならなかった。このため、データ入力側での
処理が複雑となるばかりか、最低２回以上の入出力アク
セス回数が負担となってデータ入力の高速化が図れない
という問題があった。
データ入力機構におけるデータ入力制御方式では、デー
タ入力が可能であるか否かを調べるためにステータス情
報読取りのループを実行することから、データ入力のた
めの入出力命令を含めて、入出力命令を最低２回は実施
しなければならなかった。このため、データ入力側での
処理が複雑となるばかりか、最低２回以上の入出力アク
セス回数が負担となってデータ入力の高速化が図れない
という問題があった。
【０００６】この発明は上記事情に鑑みてなされたもの
でその目的は、データ入力に必要な入出力アクセスの回
数を１回に減らすことができ、もってデータ入力の高速
化とデータ入力側での処理の簡略化が図れるデータ入力
制御方式を提供することにある。
でその目的は、データ入力に必要な入出力アクセスの回
数を１回に減らすことができ、もってデータ入力の高速
化とデータ入力側での処理の簡略化が図れるデータ入力
制御方式を提供することにある。
【０００７】
【課題を解決するための手段】この発明は、計算機外部
或いは内部からの入力対象データを受信して保持するデ
ータ受信手段と、このデータ受信手段に保持されている
受信データの入力が可能となったことを検出してデータ
入力要求信号を出力すると共に、受信データに関する各
種エラーステータスを含むステータス情報を保持するス
テータス検出手段と、このステータス検出手段からのデ
ータ入力要求信号に応じてデータ受信手段からのデータ
入力とステータス検出手段からのステータス情報入力を
行うデータ入力手段とを設け、データおよびステータス
情報を１回の入出力アクセスで入力できるようにしたこ
とを特徴とするものである。
或いは内部からの入力対象データを受信して保持するデ
ータ受信手段と、このデータ受信手段に保持されている
受信データの入力が可能となったことを検出してデータ
入力要求信号を出力すると共に、受信データに関する各
種エラーステータスを含むステータス情報を保持するス
テータス検出手段と、このステータス検出手段からのデ
ータ入力要求信号に応じてデータ受信手段からのデータ
入力とステータス検出手段からのステータス情報入力を
行うデータ入力手段とを設け、データおよびステータス
情報を１回の入出力アクセスで入力できるようにしたこ
とを特徴とするものである。
【０００８】
【作用】上記の構成において、ステータス検出手段には
、データ受信手段におけるデータ受信の状況に応じたス
テータス情報が保持される。データ受信手段により計算
機の外部あるいは内部からのデータが受信され、やがて
データ受信手段内（の受信バッファ）がデータフルとな
り、ステータス検出手段がその旨を検出すると、ステー
タス検出手段からデータ入力手段に対してデータ入力要
求信号が出力される。これによりデータ入力手段は、デ
ータ受信手段からのデータ入力とステータス検出手段か
らのステータス情報入力とを１回の入出力アクセスで実
行することができる。
、データ受信手段におけるデータ受信の状況に応じたス
テータス情報が保持される。データ受信手段により計算
機の外部あるいは内部からのデータが受信され、やがて
データ受信手段内（の受信バッファ）がデータフルとな
り、ステータス検出手段がその旨を検出すると、ステー
タス検出手段からデータ入力手段に対してデータ入力要
求信号が出力される。これによりデータ入力手段は、デ
ータ受信手段からのデータ入力とステータス検出手段か
らのステータス情報入力とを１回の入出力アクセスで実
行することができる。
【０００９】
【実施例】図１はこの発明を適用するデータ入力機構を
備えた計算機システムの一実施例を示すブロック構成図
である。
備えた計算機システムの一実施例を示すブロック構成図
である。
【００１０】図１において、１０はデータ入力機構であ
る。データ入力機構１０は、計算機外部或いは内部から
の入力対象データ（後述するデータ処理部２０の処理対
象データ）を受信して内部の受信バッファ（図示せず）
に保持するデータ受信部１１、このデータ受信部１１に
保持されている受信データの入力が可能となったこと（
具体的には受信バッファのフル状態）を検出してデータ
入力要求信号ＩＲＱを出力すると共に、受信データに関
するステータス情報を保持するステータス検出部１２、
およびステータス検出部１２からのデータ入力要求信号
ＩＲＱに応じて、データ受信部１１からのデータ入力と
ステータス検出部１２からのステータス情報入力とを行
うデータ入力部１３とを有している。
る。データ入力機構１０は、計算機外部或いは内部から
の入力対象データ（後述するデータ処理部２０の処理対
象データ）を受信して内部の受信バッファ（図示せず）
に保持するデータ受信部１１、このデータ受信部１１に
保持されている受信データの入力が可能となったこと（
具体的には受信バッファのフル状態）を検出してデータ
入力要求信号ＩＲＱを出力すると共に、受信データに関
するステータス情報を保持するステータス検出部１２、
およびステータス検出部１２からのデータ入力要求信号
ＩＲＱに応じて、データ受信部１１からのデータ入力と
ステータス検出部１２からのステータス情報入力とを行
うデータ入力部１３とを有している。
【００１１】ステータス検出部１２に保持されるステー
タス情報は、データ受信部１１に保持された受信データ
の入力が可能となったか否かを示すレディステータスお
よび受信データに関する各種エラーステータスを含む。 このエラーステータスとしては、周知のパリティエラー
、次のデータが重なったことを示すオーバーランエラー
、更にはストップビットの無いフレーミングエラーをそ
れぞれ示すステータス等がある。
タス情報は、データ受信部１１に保持された受信データ
の入力が可能となったか否かを示すレディステータスお
よび受信データに関する各種エラーステータスを含む。 このエラーステータスとしては、周知のパリティエラー
、次のデータが重なったことを示すオーバーランエラー
、更にはストップビットの無いフレーミングエラーをそ
れぞれ示すステータス等がある。
【００１２】データ入力機構１０内のデータ入力部１３
には、データ入力部１３によって入力されたデータおよ
びステータス情報を同時に取込んで処理をするデータ処
理部２０が接続されている。
には、データ入力部１３によって入力されたデータおよ
びステータス情報を同時に取込んで処理をするデータ処
理部２０が接続されている。
【００１３】図２は図１のデータ入力部１３の内部構成
を示すブロック図である。データ入力部１３は、図１の
ステータス検出部１２からのデータ入力要求信号ＩＲＱ
に応じてデータ受信部１１からのデータ入力とステータ
ス検出部１２からのステータス情報入力とを制御する入
力制御部１３ａ、この入力制御部１３ａの制御によって
データ受信部１１から入力されるデータを保持するデー
タ保持部１３ｂ、および入力制御部１３ａの制御によっ
てステータス検出部１２から入力されるステータス情報
を保持するステータス保持部１３ｃを有している。
を示すブロック図である。データ入力部１３は、図１の
ステータス検出部１２からのデータ入力要求信号ＩＲＱ
に応じてデータ受信部１１からのデータ入力とステータ
ス検出部１２からのステータス情報入力とを制御する入
力制御部１３ａ、この入力制御部１３ａの制御によって
データ受信部１１から入力されるデータを保持するデー
タ保持部１３ｂ、および入力制御部１３ａの制御によっ
てステータス検出部１２から入力されるステータス情報
を保持するステータス保持部１３ｃを有している。
【００１４】次に、この発明の一実施例の動作を説明す
る。まずデータ入力機構１０内のデータ受信部１１は、
計算機外部あるいは内部から、データ処理部２０で処理
すべき例えばシリアルデータを受信し、パラレルデータ
に変換して受信バッファに保持する。
る。まずデータ入力機構１０内のデータ受信部１１は、
計算機外部あるいは内部から、データ処理部２０で処理
すべき例えばシリアルデータを受信し、パラレルデータ
に変換して受信バッファに保持する。
【００１５】ステータス検出部１２はデータ受信部１１
での受信動作と並行して動作し、その受信データに関す
る各種エラーステータスを含むステータス情報を生成し
て保持する。またステータス検出部１２は、データ受信
部１１内の受信バッファがフル状態（データフル）とな
り、この結果、受信データの入力が可能となったことを
検出してステータス情報中のレディステータスをオンす
ると、データ入力部１３の入力制御部１３ａに対してデ
ータ入力要求信号ＩＲＱを出力する。
での受信動作と並行して動作し、その受信データに関す
る各種エラーステータスを含むステータス情報を生成し
て保持する。またステータス検出部１２は、データ受信
部１１内の受信バッファがフル状態（データフル）とな
り、この結果、受信データの入力が可能となったことを
検出してステータス情報中のレディステータスをオンす
ると、データ入力部１３の入力制御部１３ａに対してデ
ータ入力要求信号ＩＲＱを出力する。
【００１６】入力制御部１３ａは、ステータス検出部１
２からのデータ入力要求信号ＩＲＱを受取ると、データ
受信部１１からデータ入力部１３内のデータ保持部１３
ｂへのデータ入力制御とステータス検出部１２からデー
タ入力部１３内のステータス保持部１３ｃへのステータ
ス情報入力制御とを同時に行う。これによりデータ受信
部１１からデータ保持部１３ｂへのデータの入力が行わ
れ、同時にステータス検出部１２からステータス保持部
１３ｃへのステータス情報の入力が行われ、それぞれ内
部保持される。
２からのデータ入力要求信号ＩＲＱを受取ると、データ
受信部１１からデータ入力部１３内のデータ保持部１３
ｂへのデータ入力制御とステータス検出部１２からデー
タ入力部１３内のステータス保持部１３ｃへのステータ
ス情報入力制御とを同時に行う。これによりデータ受信
部１１からデータ保持部１３ｂへのデータの入力が行わ
れ、同時にステータス検出部１２からステータス保持部
１３ｃへのステータス情報の入力が行われ、それぞれ内
部保持される。
【００１７】データ入力部１３（内のデータ保持部１３
ｂおよびステータス保持部１３ｃ）に入力されて保持さ
れたデータおよびステータス情報はデータ処理部２０に
出力される。データ処理部２０は、常にデータ入力部１
３の状態を監視しており、データ入力部１３からデータ
およびステータス情報が出力されると、これらデータお
よびステータス情報を同時に取込み、必要な処理を行う
。
ｂおよびステータス保持部１３ｃ）に入力されて保持さ
れたデータおよびステータス情報はデータ処理部２０に
出力される。データ処理部２０は、常にデータ入力部１
３の状態を監視しており、データ入力部１３からデータ
およびステータス情報が出力されると、これらデータお
よびステータス情報を同時に取込み、必要な処理を行う
。
【００１８】
【発明の効果】以上詳述したようにこの発明によれば、
データ受信手段で受信されたデータの入力が可能な状態
となると、その旨がステータス検出手段によって検出さ
れて同検出手段からデータ入力要求信号が出力されるの
で、この要求信号に応じて１回の入出力アクセスでデー
タ入力およびステータス入力が同時に行え、したがって
入力時間が短縮され高速化が図れる。また、マイクロプ
ロセッサ制御によりデータ入力を行う場合には、入出力
命令の実行回数が従来の２回以上から１回だけに減少す
るために、プログラムステップ数が減り、プログラム容
量も少なくて済む。
データ受信手段で受信されたデータの入力が可能な状態
となると、その旨がステータス検出手段によって検出さ
れて同検出手段からデータ入力要求信号が出力されるの
で、この要求信号に応じて１回の入出力アクセスでデー
タ入力およびステータス入力が同時に行え、したがって
入力時間が短縮され高速化が図れる。また、マイクロプ
ロセッサ制御によりデータ入力を行う場合には、入出力
命令の実行回数が従来の２回以上から１回だけに減少す
るために、プログラムステップ数が減り、プログラム容
量も少なくて済む。
【図１】この発明を適用するデータ入力機構を備えた計
算機システムの一実施例を示すブロック構成図。
算機システムの一実施例を示すブロック構成図。
【図２】図１のデータ入力部１３の内部構成を示すブロ
ック図。
ック図。
１０…データ入力機構、１１…データ受信部、１２…ス
テータス検出部、１３…データ入力部、１３ａ…入力制
御部、１３ｂ…データ保持部、１３ｃ…ステータス保持
部、２０…データ処理部。
テータス検出部、１３…データ入力部、１３ａ…入力制
御部、１３ｂ…データ保持部、１３ｃ…ステータス保持
部、２０…データ処理部。
Claims (1)
- 【請求項１】 計算機外部或いは内部からの入力対象
データを受信して保持するデータ受信手段と、このデー
タ受信手段に保持されている受信データの入力が可能と
なったことを検出してデータ入力要求信号を出力すると
共に、上記受信データに関する各種エラーステータスを
含むステータス情報を保持するステータス検出手段と、
このステータス検出手段からの上記データ入力要求信号
に応じて上記データ受信手段からのデータの入力と上記
ステータス検出手段からのステータス情報の入力を行う
データ入力手段と、を具備し、データおよびステータス
情報を１回の入出力アクセスで入力できるようにしたこ
とを特徴とするデータ入力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028195A JP2888654B2 (ja) | 1991-02-22 | 1991-02-22 | データ入力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028195A JP2888654B2 (ja) | 1991-02-22 | 1991-02-22 | データ入力制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267450A true JPH04267450A (ja) | 1992-09-24 |
| JP2888654B2 JP2888654B2 (ja) | 1999-05-10 |
Family
ID=12241897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028195A Expired - Fee Related JP2888654B2 (ja) | 1991-02-22 | 1991-02-22 | データ入力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2888654B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5620734A (en) * | 1992-03-05 | 1997-04-15 | Van Den Bergh Foods Co., Division Of Conopco, Inc. | Spreads and other products including mesomorphic phases |
-
1991
- 1991-02-22 JP JP3028195A patent/JP2888654B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5620734A (en) * | 1992-03-05 | 1997-04-15 | Van Den Bergh Foods Co., Division Of Conopco, Inc. | Spreads and other products including mesomorphic phases |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2888654B2 (ja) | 1999-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04267450A (ja) | データ入力制御方式 | |
| KR920002830B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| JPS6162961A (ja) | 入出力機器 | |
| JP2734992B2 (ja) | 情報処理装置 | |
| JPH05250310A (ja) | データ処理装置 | |
| JP3098550B2 (ja) | バス制御方式 | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JPS59103155A (ja) | デ−タ処理モジユ−ル | |
| JPS5999522A (ja) | 入出力制御方式 | |
| JPH053018B2 (ja) | ||
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPH0317143B2 (ja) | ||
| JPS61161560A (ja) | メモリ装置 | |
| JPH0573473A (ja) | 産業用コンピユータシステム | |
| JPS613259A (ja) | メモリの高速読み出し装置 | |
| JPS62229350A (ja) | 指令伝達制御方式 | |
| JPH05298179A (ja) | メモリ制御システム | |
| JPH01231157A (ja) | アダプタ起動時の命令肩代り制御方式 | |
| JPH0362249A (ja) | データ処理装置 | |
| JPH05324533A (ja) | デュアルポートメモリ装置 | |
| JPH0417454B2 (ja) | ||
| JPH04141752A (ja) | 情報処理装置 | |
| JPH01113838A (ja) | チエツク方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |