JPH0317143B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明はデータ処理装置に関し、特にロングム
ーブ（広範囲移送）命令などで緩衝記憶の有効活
用の観点から、機能的要求として緩衝記憶装置を
バイパス状態で使用する場合における、主記憶装
置からのデータ・スループツトの向上を計るデー
タ処理装置に関する。

（従来技術） 一般に、主記憶装置、緩衝記憶装置および中央
処理装置等により形成されるデータ処理装置は、
周知のように、主記憶装置と中央処理装置との間
のデータの交換、ならびに中央処理装置における
命令の遂次処理によつて、所定のデータ処理動作
が実現されている。更に、中央処理装置における
遂次処理スピードと、データの取出しに幾サイク
ルかの時間が必要な主記憶装置との処理速度、応
答のギヤツプを埋めるために、主記憶装置と中央
処理装置との間に緩衝記憶装置が設けられてい
る。

実際に、前記中央処理装置において所定の演算
処理を行う場合には、中央処理装置から発行され
る特定の読出し命令信号を介して、前記主記憶装
置または前記緩衝記憶装置から移送されてくるデ
ータは、中央処理装置内の読出しバツフアに一た
ん格納され、選択回路を経由して演算回路に入力
されて演算処理される。上記の読出しバツフア
は、一般的には２系統のバツフアにより形成され
ており、それぞれの読出しバツフアには、１ない
しＮ（１より大きい整数）個の格納領域が備えら
れている。

従来のデータ処理装置においては、上記の２系
統の読出しバツフアは、それぞれ独立した読出し
バツフアとして機能するように構成されており、
前述のように、前記主記憶装置または前記緩衝記
憶装置から移送されてくるデータは、読出し要求
時に指定された系統の読出しバツフアに格納さ
れ、選択回路を経由して演算回路に入力され、所
期のデータ処理が実行される。ちなみに、バツフ
アが二つの独立した系統を持つのは、これらのデ
ータ処理装置における機械命令が最代二つのオペ
ランドを持つことに起因し、一般に、それぞれの
系が二つのオペランド（第１オペランドおよび第
２オペランド）に対応づけて使用される。

しかしながら、単一機械命令で大量のデータを
移送する、いわゆる広範囲移送命令においては、
主記憶装置と中央処理装置との間のデータ交換を
前記緩衝記憶装置の機能を仲介として実行しよう
とすると、緩衝記憶装置内に格納されているデー
タが広い範囲にわたつて破壊され、前記命令に続
く機械命令実行の際、緩衝記憶装置内に必要なデ
ータが無い（キヤシユ・ミスヒツト）ため、主記
憶装置からのデータを再取出しすることとなり、
性能の低下を招くことになる。このような理由か
ら、前記命令では、通常、緩衝記憶装置をバイパ
スした状態で、広範囲にわたる連続的な読出し、
および書込みを主記憶装置を中央処理装置間で直
接行つている。

この広範囲移送命令において、前述の緩衝記憶
装置バイパスの状態で、前述の独立した２系統の
読出しバツフアを使用した場合の動作を以下に説
明する。

第２図は、前記独立した２系統の読出しバツフ
アの循環使用の様子を示しており、二つの読出し
バツフアが、格納領域として、Ａ領域、Ｂ領域、
Ｃ領域およびＤ領域と、Ｅ領域、Ｆ領域、Ｇ領域
およびＨ領域との、それぞれ４個の格納領域を有
している場合の一例である。従つて、主記憶装置
から中央処理装置に対して移送されてくる連続し
たデータは、上述のような２系統の読出しバツフ
アの内一方の系統のみしか使用できず、例えば、
Ａ領域→Ｂ領域→Ｃ領域→Ｄ領域→Ａ領域のよう
に循環使用され、遂次演算回路等に入力される。
この２系統の読出しバツフアが、主記憶装置から
の連続した読出しデータを受取る過程を示すタイ
ミング・チヤートが、第４図ａに示される。

第４図ａでは、連続した４マシン・サイクルで
中央処理装置から主記憶装置に対して、読出し命
令信号R₁，R₂，R₃およびR₄を発行している。上
述のように、中央処理装置内の各読出しバツフア
における格納領域が、それぞれ４個しかないため
に、上記命令信号の発行は、各読出しバツフアの
格納領域に対応して、マシン・サイクル１０１，
１０２，１０３および１０４の４マシン・サイク
ルにおける、上記R₁，R₂，R₃およびR₄の四つに
制限される。マシン・サイクル１０１において送
出される読出し命令信号R₁に対しては、緩衝記
憶装置に比較して応答スピードの遅い主記憶装置
からは、７マシン・サイクル（7t）経過後のマシ
ン・サイクル１０８においてデータ確定の応答信
号RP₁が、データとともに送られてくる。このデ
ータは、この時点において直ちに前記読出しバツ
フアに格納されるので、次のマシン・サイクル１
０９においては、読出しバツフアからの取出しが
可能となり、Ｕ（Vn Load）の状態となる。この
時点において、始めて前記R₄に続く読出し命令
信号R₅を主記憶装置に発行することが可能にな
る。次いで読出し命令信号R₂に対応する応答信
号PR₂が返送されてくる。マシン・サイクル１０
９に続くマシン・サイクル１１０において、前記
R₅に続く読出し命令信号R₆が主記憶装置に発行
可能になる。以下、同様にして、R₅およびR₆に
続く読出し命令信号R₇およびR₈の、都合四つの
読出し命令信号が連続して主記憶装置に発行され
る。勿論、前述の読出し命令R₁，R₂，R₃および
R₄の場合と同様に、読出しバツフアの格納領域
数の制約により、上記のように、連続して発行さ
れる読出し命令信号は、R₅ないしR₈の四つに限
定される。これらの命令信号R₅，R₆，R₇および
R₈に対応するデータ確定の応答信号PR₅，PR₆，
PR₇およびPR₈は、それぞれ７マシン・サイクル
（7t）経過後のマシン・サイクル１１６，１１７，
１１８および１１９において返送されてくる。こ
れらの各応答信号と同時に主記憶装置から読出し
バツフアに移送されてくるデータは、直ちに前記
読出しバツフアのそれぞれの格納領域に格納され
るので、その次のマシン・サイクルではバツフア
からの取出しが可能となり、所定のデータ処理に
利用できる状態となる。従つて、例えば主記憶装
置に送られる一連の読出し命令信号R₁ないしR₇
に対応するデータが、すべて主記憶装置から読出
しバツフアに移送され、且つ利用可能状態となる
までのスループツトは、第４図ａからも明らかな
ように、18t秒という比較的長いマシン・サイク
ルを要する。

すなわち、従来のデータ処理装置においては、
緩衝記憶装置バイパス状態において、主記憶装置
から広範囲にわたる大量のデータを読出して移送
する場合、読出しバツフアにおける格納領域の個
数に起因する制約のため、連続して送出できる読
出し命令信号の数に制約があり、緩衝記憶装置バ
イパス状態におけるデータ移送の低速化という作
用と相まつて、データ読出しにかかわるスループ
ツトが比較的に長くなり、データ処理速度を低速
化させる一要因を為すという欠点がある。

（発明の目的） 本発明の目的は上記の欠点を除去し、緩衝記憶
装置バイパス状態において、主記憶装置から大量
のデータを移送する場合、複数系統の独立した読
出しバツフアを、縦続的に連結された１系統の読
出しバツフアとして使用することにより、読出し
バツフアの格納領域数による制約を排除して、主
記憶装置からのデータ移送にかかわるスループツ
トを改善するデータ処理装置を提供することにあ
る。

（発明の構成） 本発明のデータ処理装置は、主記憶装置、緩衝
記憶装置および中央処理装置等より形成されるデ
ータ処理装置において、前記主記憶装置または前
記緩衝記憶装置から、所定の読出し命令信号を介
して移送されてくるデータを格納する、それぞれ
１ないしＮ（１より大きい整数）個の格納領域を
有する複数系統の読出しバツフアと、前記複数系
統の読出しバツフアを、複数系統の独立したバツ
フアとして使用するか、または、縦続的に連結さ
れた１系統のバツフアとして使用するかの、いず
れかの使用方法を選択するためのバツフア選択制
御手段と、を備えて構成される。

（発明の実施例） 以下、本発明について図面を参照して詳細に説
明する。

第１図は、本発明の一実施例の部分ブロツク図
である。図に示されるように、本発明には、読出
しバツフア（）１と、読出しバツフア（）２
と、選択回路３と、読出しバツフア・ポインタ制
御回路５および制御フリツプ・フロツプ６より成
るバツフア選択制御手段４とを部分構成要素とし
て備えている。

本発明のデータ処理装置において、緩衝記憶装
置を介してデータ移送の行われている運用状態に
おいては、第１図に示される読出しバツフア
（）１と、読出しバツフア（）２とは、それ
ぞれ独立に読出しバツフア機能を果しており、前
述の従来例の場合と同様に、第２図に示されるよ
うな、二つの独立した系のバツフアの格納領域は
独立して循環使用され、主記憶装置または緩衝記
憶装置から移送されてくるデータは、データ線２
０を介してバツフア・ポインタ制御回路５および
制御フリツプ・フロツプ６より成るバツフア選択
制御手段４により指定される格納領域に格納さ
れ、次のマシン・サイクル以降では、この格納領
域に格納されたデータが、選択回路３を経由した
データ線２１を介して所定の演算回路に送られて
演算処理される。

このように、読出しバツフア（）１と、読出
しバツフア（）２とが、それぞれ独立に機能す
る状態は、バツフア選択制御手段４において、制
御フリツプ・フロツプ６が“０”の状態の時に、
読出しバツフア・ポインタ制御回路５において生
成され、読出しバツフア（）１および読出しバ
ツフア（）２に送られる制御信号によつて制御
されて選択設定される。

一方、前述のように緩衝記憶装置バイパス状態
においてデータ移送する場合には、制御フリツ
プ・フロツプ６は“１”の状態となり、この状態
に対応して読出しバツフア・ポインタ制御回路５
において、然るべき格納領域を示すポインタが生
成され、読出しバツフア（）１と、読出しバツ
フア（）２との双方に信号線３０を介して送ら
れるポインタ信号と、選択回路３に信号線３１を
介して送られる選択信号とによつて、これらの二
つの独立した読出しバツフアは、第３図に示され
るように、Ａ領域、Ｂ領域、Ｃ領域、Ｄ領域、Ｅ
領域、Ｆ領域、Ｇ領域およびＨ領域の、８個の格
納領域が縦続的に連結されて、１系統の読出しバ
ツフアとして循環使用される。

このように、読出しバツフア（）１と、読出
しバツフア（）２とが、８個の格納領域を有す
る１系統の読出しバツフアとして機能する状態に
おいては、前述のように緩衝記憶装置バイパスの
状態で、主記憶装置に対する読出し命令信号発行
のマシン・サイクルに対して、７マシン・サイク
ル経過後にデータ確定の応答信号と所定のデータ
とが返送されてくるので、第４図ｂに示されるよ
うに、マシン・サイクル２０１において主記憶装
置に送出される読出し命令信号R₁により開始さ
れ、引続くマシン・サイクル２０２，２０３，２
０４，２０５，２０６，……，２１４，２１５，
２１６，……において、各マシン・サイクルごと
に主記憶装置に送られる一連の読出し命令信号
R₂，R₃，R₄，R₅，R₆，……，R₁₄，R₁₅，R₁₆，
……は、前述の従来例の場合と異なり中断するこ
とがない。このことは、第４図ｂより明らかなよ
うに、読出しバツフアの単一の系で循環使用され
る格納領域が、上記のように８個の拡大された形
となつているために、読出し命令信号発行に対応
するデータ確定の応答信号の返送タイミングが、
上記のように７マシン・サイクルを要する場合に
は、マシン・サイクル２０１ないし２０８におい
て、読出し命令信号R₁ないしR₈を連続して送出
できることと、読出し命令信号R₁に対する応答
信号PR₁がマシン・サイクル２０８において返送
されて来て、マシン・サイクル２０９において
は、１個の格納領域のデータが取出し可能なＵの
状態となり、読出し命令信号R₈に続くR₉を主記
憶装置に発行することが可能となることによる。

勿論、R₉に続くR₁₀，R₁₁，R₁₂，……，R₁₆を、
中断することなく主記憶装置に発行することがで
き、それぞれ対応するデータが読出されて、遂次
１系統の読出しバツフアとして機能する読出しバ
ツフア（）１および読出しバツフア（）２に
移送されて、選択回路３を経由して演算回路に送
られて、所定のデータ処理が円滑に実行されるこ
とは明らかである。

この場合、従来のデータ処理装置における主記
憶装置からのデータ移送にかかるスループツト
と、本発明のデータ処理装置における上記の同一
のデータ移送にかかるスループツトとを比較して
見ると、第４図ａおよびｂに示される両ケースの
命令信号タイミング・チヤートにおける比較対応
により明らかなように、例えば読出し命令信号
R₆に対するデータ確定の応答信号の返送タイミ
ングについては、４マシン・サイクル（4t）の時
間差を生じる。すなわち、本発明のデータ処理装
置においては、緩衝記憶装置バイパス状態におい
て、広範囲にわたる大量のデータを、主記憶装置
１の二つの領域間で移送する広範囲移送命令（ム
ーヴ）においては、このデータ移送にかかわるス
ループツトが、従来のデータ処理装置に比較して
短縮化され、一段と改善される。

この要因は、それぞれ１ないしＮ（１より大き
い整数）個の格納領域を有する２系統ないし、一
般的には複数系統の独立した読出しバツフアを、
バツフア選択制御手段から送られてくるポインタ
信号ならびに制御信号により、１系統の読出しバ
ツフアとして再編成し、格納領域数を実質的に増
大して、緩衝記憶装置バイパス状態における読出
し命令信号発行に対応するデータ確定の応答信号
の返送にかかるマシン・サイクル数と同等か、ま
たはそれ以上の格納領域数とし、主記憶装置に対
する読出し命令信号の中断マシン・サイクルを生
じないようにしていることによる。

なお、上記の従来例および本発明おいては、説
明の便宜上、２系統の読出しバツフアとして、そ
れぞれ４個の格納領域を有する場合について説明
したが、上述のように、それぞれ１ないしＮ（１
より大きい整数）個の格納領域を有する場合にお
いても、更にまた読出しバツフアの系統が２以上
の複数系統である場合においても、本発明が有効
に適用されるとは言うまでもない。また、同じく
上記の動作説明においては、記憶装置から読出し
バツフアに移送されるデータの相手方が、演算回
路である場合について説明されているが、一般的
には演算回路のみに限定されるものではないこと
は明らかである。

（発明の効果） 以上詳細に説明したように、本発明は、主記憶
装置、緩衝記憶装置および中央処理装置等より形
成されるデータ処理装置において、広範囲移送命
令で、複数系統の独立した読出しバツフアを縦続
的に楼結された１系統の読出しバツフアとして使
用することにより、主記憶装置からの大量のデー
タ移送のスループツトが改善されるという効果が
ある。

【図面の簡単な説明】

第１図は、本発明の一実施例の部分ブロツク
図、第２図および第３図は、それぞれ読出しバツ
フアの各格納領域の循環使用の説明図、第４図ａ
およびｂは、それぞれ読出し命令信号とバツフア
のデータ受取りの過程を示すタイミング・チヤー
トである。 図において、１……読出しバツフア（）、２
……読出しバツフア（）、３……選択回路、４
……バツフア選択制御手段、５……読出しバツフ
ア・ポインタ制御回路、６……制御フリツプ・フ
ロツプ。

Claims (1)

1. 【特許請求の範囲】 １ 主記憶装置、緩衝記憶装置および中央処理装
   置等より形成されるデータ処理装置において、 前記主記憶装置または前記緩衝記憶装置から、
   所定の読出し命令信号を介して移送されてくるデ
   ータを格納する、それぞれ１ないしＮ（１より大
   きい整数）個の格納領域を有する複数系統の読出
   しバツフアと； 前記複数系統の読出しバツフアを、複数系統の
   独立したバツフアとして使用するか、または、縦
   続的に連結された１系統のバツフアとして使用す
   るかの、いずれかの使用方法を選択するためのバ
   ツフア選択制御手段と、を備えることを特徴とす
   るデータ処理装置。