KR910012959A - 다중처리기 시스템에서의 인터럽트 전송 방법 - Google Patents
다중처리기 시스템에서의 인터럽트 전송 방법 Download PDFInfo
- Publication number
- KR910012959A KR910012959A KR1019890019310A KR890019310A KR910012959A KR 910012959 A KR910012959 A KR 910012959A KR 1019890019310 A KR1019890019310 A KR 1019890019310A KR 890019310 A KR890019310 A KR 890019310A KR 910012959 A KR910012959 A KR 910012959A
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- storing
- multiprocessor system
- transmitting
- transmitted
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 인터럽트 요청기의 구성을 나타낸 블럭도,
제2도는 본 발명의 동작을 나타내는 플로우 챠트.
Claims (1)
- 다중처리기 시스템에 있어서, 데이터를 송수하며 중재를 수행하는 아비터 및 트랜시버(2)와, 패리티를 검출하거나 생성하여 출력하는 패리티 검출 및 발생기(3)와, 인터럽트의 요청에 관한 동작을 제어하는 인터럽트 요청기 콘트롤러(4)와, 인터럽트 버스 클럭신호(IBCLK)와 인터럽트 버스 동기신호(IBSYNC)를 수신하거나 전송하는 버스 드라이버 및 리시버(5)와, 인터럽트 요청기에 필요한 제어용 정보를 저장하는 콘트롤 레지스터(7)와, 인터럽트 요청기에 필요한 상태에 대한 정보를 저장하는 상태 레지스터(8)와, 전송하고자 하는 인터럽트 정보를 저장하는 레지스터 화일(9)들로 구성하여 인터럽트를 시분할 방식으로 전송하도록 한 다중처리기 시스템에서의 인터럽트 전송 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890019310A KR920010581B1 (ko) | 1989-12-22 | 1989-12-22 | 다중처리기 시스템에서의 인터럽트 전송 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890019310A KR920010581B1 (ko) | 1989-12-22 | 1989-12-22 | 다중처리기 시스템에서의 인터럽트 전송 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910012959A true KR910012959A (ko) | 1991-08-08 |
| KR920010581B1 KR920010581B1 (ko) | 1992-12-07 |
Family
ID=19293466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890019310A KR920010581B1 (ko) | 1989-12-22 | 1989-12-22 | 다중처리기 시스템에서의 인터럽트 전송 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920010581B1 (ko) |
-
1989
- 1989-12-22 KR KR1019890019310A patent/KR920010581B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010581B1 (ko) | 1992-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880000858A (ko) | 멀티 프로세서의 레벨 변경 동기 장치 | |
| EP0378427A3 (en) | High speed data transfer on a computer system bus | |
| KR900005311A (ko) | 인터럽트제어장치 | |
| KR960018949A (ko) | 브리지 및 컴퓨터 시스템 | |
| KR890005739A (ko) | 선택된 지연 버스트를 구비한 버스 마스터 | |
| KR910008547A (ko) | 슬리프 기능을 갖춘 컴퓨터 시스템 및 그 제어방법 | |
| KR960029991A (ko) | 버스중재방법 및 그 장치 | |
| KR870011540A (ko) | 멀티 프로세서 시스템의 시스템 관리장치 | |
| KR910012959A (ko) | 다중처리기 시스템에서의 인터럽트 전송 방법 | |
| KR960025046A (ko) | 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템 | |
| KR910008592A (ko) | Cpu의 버스 소유권의 해제 방지 지연 논리 | |
| KR960042387A (ko) | 하이파이플러스 인터럽트버스 중재방법 | |
| KR910006855A (ko) | 인터럽트 제어회로 | |
| KR890012219A (ko) | 컴퓨터 시스템에서의 키보드 선택 방법 및 장치 | |
| KR910012958A (ko) | 인터럽트 버스의 동기 방법 | |
| KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
| KR920006860A (ko) | 멀티프로세스 시스템 아비터지연회로 | |
| KR930024521A (ko) | 전자교환기의 주변기기 액세스 방법 | |
| KR960018929A (ko) | 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈 | |
| KR950015097A (ko) | 공유메모리를 이용한 이중 프로세서시스템 | |
| KR910010933A (ko) | Pcm 데이타 전송을 위한 지연시간 보상 및 라인 드라이브 장치 | |
| KR19980069502A (ko) | 디엠에이 인터페이스 회로 | |
| KR970049658A (ko) | 미라클 시스템의 버스 중재 장치 | |
| KR940008489A (ko) | 인터럽트 방식을 이용한 다중 버스 조절 방법 | |
| KR960025114A (ko) | 다중 프로세서 시스템에 있어서 시스템버스 전송제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980929 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |