KR900013404A - 패리티변환방식의 프로세서간 데이터 송수신 장치 - Google Patents

패리티변환방식의 프로세서간 데이터 송수신 장치 Download PDF

Info

Publication number
KR900013404A
KR900013404A KR1019890002421A KR890002421A KR900013404A KR 900013404 A KR900013404 A KR 900013404A KR 1019890002421 A KR1019890002421 A KR 1019890002421A KR 890002421 A KR890002421 A KR 890002421A KR 900013404 A KR900013404 A KR 900013404A
Authority
KR
South Korea
Prior art keywords
data
parity conversion
received
data transmission
reception device
Prior art date
Application number
KR1019890002421A
Other languages
English (en)
Other versions
KR930003450B1 (ko
Inventor
오병록
Original Assignee
최근선
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최근선, 주식회사 금성사 filed Critical 최근선
Priority to KR1019890002421A priority Critical patent/KR930003450B1/ko
Publication of KR900013404A publication Critical patent/KR900013404A/ko
Application granted granted Critical
Publication of KR930003450B1 publication Critical patent/KR930003450B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Communication Control (AREA)

Abstract

내용 없음

Description

패리티변환방식의 프로세서간 데이터 송수신 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 송수신 데이터 포멧.
제4도는 본발명 의한 프로세서 구성도,
제5도는 본발명에 의한 플로우챠트.

Claims (1)

  1. 글로벌버스를 이용하여 다수의 프로세서간에 송수신을 행하는 것에 있어서, 각프로세서(P1, P2, P3-Pn)의 어드레스버스를 지정하도록 딥(Dip)스위치(2)와 글로벌버스에 연결된 비동기 직렬송수신장치(3)가 패리티 변환 방식의 프로세서간 데이터 전송제어용 마이크로 프로세서(CPU)의 입축력 포트로 연결되어지며, 상기 마이크로 프로세서(CPU)는 수신 데이터의 유무를 판정하고 수신데이터가 자기어드레스인가를 결정하여 데이터 수신을 행하며, 다시 메시지 길이가 수신데이터 카운터 인가를 판단하여 데이터 처리를 행하고, 다시 송신데이터의 유무를 판단하여 데이터 송신을 행하는 일련의 패리티 변환방식의 프로세서간 데이터 전송하는 프로그램이 구비된 구성을 특징으로 하는 패리티 변환방식의 프로세서간 데이터 송수신장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890002421A 1989-02-28 1989-02-28 패리티변환방식을 이용한 프로세서간 데이터 송수신 장치 KR930003450B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890002421A KR930003450B1 (ko) 1989-02-28 1989-02-28 패리티변환방식을 이용한 프로세서간 데이터 송수신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890002421A KR930003450B1 (ko) 1989-02-28 1989-02-28 패리티변환방식을 이용한 프로세서간 데이터 송수신 장치

Publications (2)

Publication Number Publication Date
KR900013404A true KR900013404A (ko) 1990-09-05
KR930003450B1 KR930003450B1 (ko) 1993-04-29

Family

ID=19284134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890002421A KR930003450B1 (ko) 1989-02-28 1989-02-28 패리티변환방식을 이용한 프로세서간 데이터 송수신 장치

Country Status (1)

Country Link
KR (1) KR930003450B1 (ko)

Also Published As

Publication number Publication date
KR930003450B1 (ko) 1993-04-29

Similar Documents

Publication Publication Date Title
JPS6446135A (en) Central processor for digital computer
JPS647232A (en) Inference processor
EP0352080A3 (en) Method and apparatus for optimizing inter-processor instruction transfers
KR900013404A (ko) 패리티변환방식의 프로세서간 데이터 송수신 장치
JPS55154851A (en) Data transmission system
KR960025046A (ko) 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템
KR880010364A (ko) 디지탈 데이타 프로세싱 시스템 내의 프로세서와 특수 명령 프레세서 간의 인터페이스
KR910003475A (ko) 시퀀스 제어장치
KR960042387A (ko) 하이파이플러스 인터럽트버스 중재방법
JPS56135261A (en) Interprocessor information transfer system
KR900018835A (ko) 프로세서간 단방향 통신 중계방식
KR930014086A (ko) Fifo와 인터럽트를 이용한 프로세서간 데이타 전송장치 및 방법
JPS5533318A (en) Communication system
KR930007018B1 (ko) 다중처리기시스템의 시스템 초기화방식
KR980007804A (ko) 일대다 프로세서 통신장치 및 통신방법
KR960025102A (ko) 퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서
JPS57212519A (en) Programmable controller
JPS57199052A (en) Data processing device
JPS57178551A (en) Electronic computer
KR930004875A (ko) 다중 프로세서에 의한 패러렐 프로세싱 시스템
KR910012989A (ko) 자기동조제어기에서의 프로세서간 통신방법
KR920013991A (ko) 필드버스 인터페이스간의 통신방식
JPS5750046A (en) Data transmission system
KR910012956A (ko) 다층처리기 시스템에서의 전송 응답 방법
KR920013114A (ko) 다중처리기 시스템에서의 고장진단장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee