KR900018835A - 프로세서간 단방향 통신 중계방식 - Google Patents

프로세서간 단방향 통신 중계방식 Download PDF

Info

Publication number
KR900018835A
KR900018835A KR1019890007318A KR890007318A KR900018835A KR 900018835 A KR900018835 A KR 900018835A KR 1019890007318 A KR1019890007318 A KR 1019890007318A KR 890007318 A KR890007318 A KR 890007318A KR 900018835 A KR900018835 A KR 900018835A
Authority
KR
South Korea
Prior art keywords
subprocessor
main processor
input
data
signal
Prior art date
Application number
KR1019890007318A
Other languages
English (en)
Other versions
KR910007746B1 (ko
Inventor
임종용
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019890007318A priority Critical patent/KR910007746B1/ko
Publication of KR900018835A publication Critical patent/KR900018835A/ko
Application granted granted Critical
Publication of KR910007746B1 publication Critical patent/KR910007746B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

프로세서간 단방향 통신 중계방식
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 회로도

Claims (2)

  1. 메인 프로세서(20) 및 서브 프로세서(30)를 구비한 데이타 처리장치에 있어서, 상기 메인 프로세서(20)의 입력포토와 상기 서브 프로세서(30)의 데이타 포트사이에 접속되어 상기 메인 프로세서(20)의 입출력 라이트신호와 상기 서브 프로세서(30)의 입출력 리드신호에 의해 메인 프로세서(20)의 데이타를 상기 서브프로세서(30)로 전송하기 위한 래치회로(40)와, 상기 메인 프로세서(20)의 입출력 라이트신호와 상기 서브프로세서(30)의 입출력 리드신호에 의해 데이타 억세스 상태를 나타내는 폴링비트 데이타를 발생하여 상기 양 프로세서(20,30)에 인가하는 억세스 제어수단로 구성함을 특징으로 하는 프로세서간 단방향 통신중계방식.
  2. 메인 프로세서(20) 및 서브 프로세서(30)를 구비한 데이타 처리장치에 있어서, 상기 메인 프로세서(20)의 입력포트와 상기 서브 프로세서(30)의 데이타 포트사이에 접속되어 상기 메인 프로세서(20)의 입출력 라이트 신호와 상기 서브 프로세서(30)의 입출력 리드신호에 의해 메인 프로세서(20)의 데이타를 상기 서브프로세서(30)로 전송하기 위한 래치회로(40)와, 상기 메인 프로세서(20)의 입출력 라이트신호에 의해 상기 서브프로세서(30)에 인타럽트를 인가한 후 서브프로세서(30)의 입출력 리드신호에 의해 데이타 전송 완료 상태를 나타내는 폴링비트 데이타를 발생하여 상기 메인 프로세서(20)에 인가하는 억세스 제어수단로 구성함을 특징으로 하는 프로세서간 단방향 통신 중계방식.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890007318A 1989-05-31 1989-05-31 프로세서간 단방향 통신 중계장치 및 방법 KR910007746B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890007318A KR910007746B1 (ko) 1989-05-31 1989-05-31 프로세서간 단방향 통신 중계장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890007318A KR910007746B1 (ko) 1989-05-31 1989-05-31 프로세서간 단방향 통신 중계장치 및 방법

Publications (2)

Publication Number Publication Date
KR900018835A true KR900018835A (ko) 1990-12-22
KR910007746B1 KR910007746B1 (ko) 1991-09-30

Family

ID=19286611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890007318A KR910007746B1 (ko) 1989-05-31 1989-05-31 프로세서간 단방향 통신 중계장치 및 방법

Country Status (1)

Country Link
KR (1) KR910007746B1 (ko)

Also Published As

Publication number Publication date
KR910007746B1 (ko) 1991-09-30

Similar Documents

Publication Publication Date Title
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
KR870004569A (ko) 자동 이득 제어 장치
KR860700300A (ko) 입력 기억 회로 수단 및 그 분배 사용방법
KR870007461A (ko) 데이타 처리 시스템 동작방법
KR880006626A (ko) 휴대가능전자장치용 처리시스템
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR900018835A (ko) 프로세서간 단방향 통신 중계방식
KR910009006A (ko) Lan 제어기
KR830008221A (ko) 수치제어장치
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR910001566A (ko) 공통 메모리 억쎄스방식
KR900013404A (ko) 패리티변환방식의 프로세서간 데이터 송수신 장치
KR890015530A (ko) 이중화 프로세서에 있어서 병렬 데이타 통신 제어회로
KR850006090A (ko) 데이터 전송 시스템
KR920013130A (ko) 데이타 버퍼램을 이용한 입출력 처리기
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
KR890015124A (ko) 정보처리장치
KR860009356A (ko) 프린터 버퍼장치
KR930014086A (ko) Fifo와 인터럽트를 이용한 프로세서간 데이타 전송장치 및 방법
KR890000958A (ko) 단말기용 카드리더기
KR970002687A (ko) 통신 방법 및 통신 장치
KR880011679A (ko) Dma 억세스 중재 장치
KR930014044A (ko) 공유 메모리를 이용한 위치 결정 운전방법
KR900018825A (ko) 퍼스널 콤퓨터에 있어서 입출력 제어회로의 작동 제어장치
KR910012900A (ko) 비트 슬라이스 소자를 이용한 마이크로 컴퓨터 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020830

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee