KR910012956A - 다층처리기 시스템에서의 전송 응답 방법 - Google Patents
다층처리기 시스템에서의 전송 응답 방법 Download PDFInfo
- Publication number
- KR910012956A KR910012956A KR1019890019306A KR890019306A KR910012956A KR 910012956 A KR910012956 A KR 910012956A KR 1019890019306 A KR1019890019306 A KR 1019890019306A KR 890019306 A KR890019306 A KR 890019306A KR 910012956 A KR910012956 A KR 910012956A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- signal
- data
- multiprocessor system
- error
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 기본구성을 나타낸 블럭도,
제2도는 본 발명의 데이터 전송 버스 요청기의 블럭도,
제3도는 본 발명의 데이터 전송 버스 응답기의 블럭도.
Claims (2)
- 여러개의 프로세서가 여러개의 메모리를 공유하는 다중 처리기 시스템에서 프로세서(1)가 메모리(6)를 데이터를 요구할 때 어드레스 버스(3)에 어드레스 신호를 전송하는 단계와, 선택된 메모리(6)에서 프로세서(1)가 원하는 데이터를 데이터버스(4)에 구동하는 단계와, 선택된 메모리에서 데이터를 전송하고 어드레스 신호에 대하여 어드레스 응답신호(AACK)를 상태버스(5)에 구동하는 단계와, 데이터를 전송받은 프로세서(1)에서 이에 대한 데이터 응답신호(DACK)를 상태버스(5)에 구동하는 단계들에 의하여 수행되도록 한 다중처리기 시스템에서의 전송응답 방법.
- 제1항에 있어서, 어드레스 응답신호(AACK)에는 패리티 또는 어드레스 에러가 발생된 때에는 에러신호(ERROR)를, 전송된 어드레스 정보를 받을 수 없을 때에는 비지신호(BUSY)를 요구한 영역이 잠겨있을 때에는 록 비지신호(LOCK BUSY)를, 전송된 어드레스 버스의 정보를 잘 받았을 때에는 노에러 신호(NO ERROR)를 각각 전송하도록 한 다중 처리기 시스팀에서의 전송 응답 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890019306A KR920001812B1 (ko) | 1989-12-22 | 1989-12-22 | 다층처리기 시스템에서의 전송응답방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890019306A KR920001812B1 (ko) | 1989-12-22 | 1989-12-22 | 다층처리기 시스템에서의 전송응답방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910012956A true KR910012956A (ko) | 1991-08-08 |
KR920001812B1 KR920001812B1 (ko) | 1992-03-03 |
Family
ID=19293460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890019306A KR920001812B1 (ko) | 1989-12-22 | 1989-12-22 | 다층처리기 시스템에서의 전송응답방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920001812B1 (ko) |
-
1989
- 1989-12-22 KR KR1019890019306A patent/KR920001812B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920001812B1 (ko) | 1992-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930008606A (ko) | 멀티프로세서 시스템에서의 프로세서 교착상태 방지용 장치 | |
DE69906585D1 (de) | Datenverarbeitungssystem mit nichtuniformen speicherzugriffen (numa) mit spekulativer weiterleitung einer leseanforderung an einen entfernten verarbeitungsknoten | |
BR9814844A (pt) | "sistema e processo para prover arbitragem especulativa para transferência de dados" | |
GB1387043A (en) | Data processing system | |
KR850007129A (ko) | 버스제어수단을 갖춘 마이크로 컴퓨터 시스템 | |
KR950033878A (ko) | 버스 시스템 | |
KR860007597A (ko) | 멀티 프로세서 시스템 | |
KR920020316A (ko) | 컴퓨터 시스템에서 트랜잭션을 수행하기 위한 쿼드러쳐 버스 프로토콜 | |
KR890005739A (ko) | 선택된 지연 버스트를 구비한 버스 마스터 | |
KR850002914A (ko) | 멀티 프로세서 시스템용 메세지 배향식 인터럽트 장치 | |
KR910012956A (ko) | 다층처리기 시스템에서의 전송 응답 방법 | |
FR2468943A1 (fr) | Dispositif de protection pour systeme a processeurs multiples | |
KR960025046A (ko) | 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템 | |
KR890007168A (ko) | 프로필 및/또는 칫수 측정 시스템의 데이터 전송 버스 | |
KR960042387A (ko) | 하이파이플러스 인터럽트버스 중재방법 | |
KR910012951A (ko) | 다중처리기 시스템에서의 데이터 전송 방법 | |
KR950010954B1 (ko) | 파이프라인드 버스에서의 가변블록을 전송하는 방법 | |
KR910012950A (ko) | 다중처리기 시스템에서의 데이터 전송버스 | |
KR970002687A (ko) | 통신 방법 및 통신 장치 | |
KR940000990A (ko) | 버스 처리기를 구비한 멀티프로세서 시스템 | |
KR910012953A (ko) | 다중처리기 시스템에서의 LSM(Line Selection Matrix) | |
KR890010724A (ko) | 마이크로 프로세서간의 억세스 중재 제어 시스템 | |
KR930014086A (ko) | Fifo와 인터럽트를 이용한 프로세서간 데이타 전송장치 및 방법 | |
KR920006860A (ko) | 멀티프로세스 시스템 아비터지연회로 | |
KR970049721A (ko) | 공유 파일 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020228 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |