KR940000990A - 버스 처리기를 구비한 멀티프로세서 시스템 - Google Patents
버스 처리기를 구비한 멀티프로세서 시스템 Download PDFInfo
- Publication number
- KR940000990A KR940000990A KR1019920009720A KR920009720A KR940000990A KR 940000990 A KR940000990 A KR 940000990A KR 1019920009720 A KR1019920009720 A KR 1019920009720A KR 920009720 A KR920009720 A KR 920009720A KR 940000990 A KR940000990 A KR 940000990A
- Authority
- KR
- South Korea
- Prior art keywords
- cache
- bus
- processor
- multiprocessor system
- cache data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Abstract
본 발명 의 목적은 이러한 단점을 보완하기 위한 각 프로세서 모듈에 별도의 멀티프로세서 시스템 버스 처리기를 두어 시스템 성능을 향상시킬 수 있는 멀티프로세서 시스템을 제공하는데 있다.
본 발명은 상기 목적을 달성하기 위해 멀티 프로세서 시스템에 있어서 시스템 버스의 캐쉬 데이타의 제공 및 캐쉬 상태 프로토콜 변화 요청을 처리하기 위해 캐쉬 제어 메모리와 별도로 상기 캐쉬 제어 메모리 및 시스템 버스에 연결된 버스 처리기를 구비하고 있는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 버스 처리기의 제어회로의 구성도,
제3도 및 제4도는 캐쉬 데이타 요청 신호처리 FSM의 구성 및 상태 다이어그램.
Claims (2)
- 멀티 프로세서 시스템에 있어서, 시스템 버스의 캐쉬 데이타의 제공 및 캐쉬 상태 프로토콜 변화 요청을 처리하기 위해 캐쉬 제어 메모리 (10)와 별도로 상기 캐쉬 제어 메모리 (10) 및 시스템 버스에 연결된 버스 처리기 (11)를 구비하고 있는 것을 특징으로 하는 멀티프로세서 시스템.
- 제1항에 있어서, 상기 버스 처리기는 버스에서 요청한 캐쉬 데이타의 상태 프로토콜에 따라 캐쉬 데이타 요청 신호처리를 위한 제1상태 천이회로, 캐쉬 데이타 요청 및 캐쉬 프로토콜 변화 신호처리를 위한 제2상태 천이 회로, 및 캐쉬 데이타 프로토콜 변화 신호처리를 위한 제3상태 천이회로를 구비하고 있는 것을 특징으로 하는 멀티프로세서 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009720A KR940000990A (ko) | 1992-06-05 | 1992-06-05 | 버스 처리기를 구비한 멀티프로세서 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009720A KR940000990A (ko) | 1992-06-05 | 1992-06-05 | 버스 처리기를 구비한 멀티프로세서 시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940000990A true KR940000990A (ko) | 1994-01-10 |
Family
ID=67296649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920009720A KR940000990A (ko) | 1992-06-05 | 1992-06-05 | 버스 처리기를 구비한 멀티프로세서 시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940000990A (ko) |
-
1992
- 1992-06-05 KR KR1019920009720A patent/KR940000990A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860007597A (ko) | 멀티 프로세서 시스템 | |
| KR960024986A (ko) | 정보 처리 장치 | |
| KR940000990A (ko) | 버스 처리기를 구비한 멀티프로세서 시스템 | |
| KR910006855A (ko) | 인터럽트 제어회로 | |
| KR940000976A (ko) | 다중 프로세서 시스템의 부팅방법 및 장치 | |
| KR970049517A (ko) | 고속 중형컴퓨터에 있어서 isdn보드의 데이타 전달방법 | |
| KR100216255B1 (ko) | 멀티프로세서 시스템의 인터페이스 처리회로 | |
| KR950012222A (ko) | 캐쉬 메모리 공유 듀얼 프로세서 보드 | |
| KR960032190A (ko) | 메모리 모듈내에 디렉토리 캐쉬를 포함하는 다중 프로세서 | |
| KR910012953A (ko) | 다중처리기 시스템에서의 LSM(Line Selection Matrix) | |
| KR950029956A (ko) | 멀티프로세서 시스템의 버스중재기 | |
| KR910008724A (ko) | 캐슈 메모리의 고속 억세스 장치 | |
| KR910012927A (ko) | 효율적인 시스템 제어를 위한 슬롯 어드레스 | |
| KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
| KR950015097A (ko) | 공유메모리를 이용한 이중 프로세서시스템 | |
| KR940024588A (ko) | 컴퓨터의 데이타 다중처리 시스템 | |
| KR940012151A (ko) | 어드레스 확장 장치 | |
| KR910018918A (ko) | 멀티 프로세서를 이용한 시스템에서 서브프로세서의 프로그램을 램에 실장하는 방법 | |
| KR960018929A (ko) | 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈 | |
| KR950020184A (ko) | 멀티프로세서 시스템의 공통메모리 억세스 제어회로 | |
| KR890010724A (ko) | 마이크로 프로세서간의 억세스 중재 제어 시스템 | |
| KR930008614A (ko) | 튜얼포트램을 이용한 통신시스템 | |
| KR950015098A (ko) | 다중 프로세서의 공통 메모리 억세스 장치 | |
| KR920006860A (ko) | 멀티프로세스 시스템 아비터지연회로 | |
| KR940009853A (ko) | 주행정 전산망시스템(ticom)의 캐시응집을 위한 버스동작 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |