KR950015098A - 다중 프로세서의 공통 메모리 억세스 장치 - Google Patents

다중 프로세서의 공통 메모리 억세스 장치 Download PDF

Info

Publication number
KR950015098A
KR950015098A KR1019930025244A KR930025244A KR950015098A KR 950015098 A KR950015098 A KR 950015098A KR 1019930025244 A KR1019930025244 A KR 1019930025244A KR 930025244 A KR930025244 A KR 930025244A KR 950015098 A KR950015098 A KR 950015098A
Authority
KR
South Korea
Prior art keywords
common memory
processor
signal
multiprocessor
access device
Prior art date
Application number
KR1019930025244A
Other languages
English (en)
Other versions
KR960007835B1 (ko
Inventor
김창기
Original Assignee
오근수
주식회사 삼보정보통신
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오근수, 주식회사 삼보정보통신 filed Critical 오근수
Priority to KR1019930025244A priority Critical patent/KR960007835B1/ko
Publication of KR950015098A publication Critical patent/KR950015098A/ko
Application granted granted Critical
Publication of KR960007835B1 publication Critical patent/KR960007835B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 복수개의 프로세서를 구비하는 시스템에 관한 것으로 서로 다른 계열인 이종의 복수개의 프로세서 각각으로부터 공통메모리를 억세스할 때 전송되는 데이타의 충돌을 배제하고 억세스를 고속으로 수행하도록 하는 것이다.
본 고안은 서로 다른 제열인 제1프로세서 또는 제2프로세서로부터 인가되는 신호를 분석하여 공통메모리 수단을 억세스 할시 전송되는 데이타이 상호간 충돌을 배제하도록 억세스 신호를 완충시켜 출력하는 신호기와, 공통메모리의 억세스를 위한 칩 선택신호를 디코딩하는 제1디코더수단과 제2디코더수단을 구비한다.

Description

다중 프로세서의 공통 메모리 억세스 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 다중 프로세서의 공통 메모리 억세스 장치 블럭 구성도.

Claims (1)

  1. 서로다른 계열인 제1프로세서(1)와 제2프로세서(2) 및 공통메모리수단을 구비하는 다중 프로세서 시스템에 있어서,·상기 제1프로세서(1) 또는 제2프로세서(2)로부터 인가되는 신호를 분석하여 상기 공통메모리수단을 억세스 할시 데이타의 충돌을 배제하도록 상기 억세스 신호를 완충시켜 출력하는 신호기(6)와, 상기 신호기(6)로부터 상기 제1프로세서(1) 또는 제2프로세서(2)를 통해 인가되는 억세스 할 공통메모리의 어드레스를 지정하는 칩 선택기호를 디코딩하는 제1디코더 수단과 제2디코더 수단을 구하는 것을 특징으로 하는 다중 프로세서의 공통메모리 억세스 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930025244A 1993-11-25 1993-11-25 다중 프로세서의 공통 메모리 억세스 장치 KR960007835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930025244A KR960007835B1 (ko) 1993-11-25 1993-11-25 다중 프로세서의 공통 메모리 억세스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930025244A KR960007835B1 (ko) 1993-11-25 1993-11-25 다중 프로세서의 공통 메모리 억세스 장치

Publications (2)

Publication Number Publication Date
KR950015098A true KR950015098A (ko) 1995-06-16
KR960007835B1 KR960007835B1 (ko) 1996-06-12

Family

ID=19368911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025244A KR960007835B1 (ko) 1993-11-25 1993-11-25 다중 프로세서의 공통 메모리 억세스 장치

Country Status (1)

Country Link
KR (1) KR960007835B1 (ko)

Also Published As

Publication number Publication date
KR960007835B1 (ko) 1996-06-12

Similar Documents

Publication Publication Date Title
KR860006743A (ko) 데이타 처리 시스템
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR860003556A (ko) 인터럽트 제어 시스템
KR890017604A (ko) 마이크로 컴퓨터 시스템
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR910015933A (ko) 원칩 마이크로프로세서 및 그 버스시스템
KR860007597A (ko) 멀티 프로세서 시스템
KR890017615A (ko) 멀티포트 캐시메모리를 가지는 멀티프로세서 시스템
KR880013073A (ko) 메모리 시스템
KR910014816A (ko) 대규모의 직접 맵핑된 데이타 캐시를 통해 효율적으로 지원하는 i/o 장치의 액세스를 위한 시스템 및 방법
KR910001542A (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
KR950015098A (ko) 다중 프로세서의 공통 메모리 억세스 장치
KR910005152A (ko) 정보처리 장치
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR970071298A (ko) 공유메모리 접속장치 및 그 접속방법
KR940024588A (ko) 컴퓨터의 데이타 다중처리 시스템
KR950020230A (ko) 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치
KR930008614A (ko) 튜얼포트램을 이용한 통신시스템
KR950012222A (ko) 캐쉬 메모리 공유 듀얼 프로세서 보드
KR910008724A (ko) 캐슈 메모리의 고속 억세스 장치
KR910012927A (ko) 효율적인 시스템 제어를 위한 슬롯 어드레스
KR910001566A (ko) 공통 메모리 억쎄스방식
KR880011679A (ko) Dma 억세스 중재 장치
KR930002960A (ko) 다른기종 프로세서간의 공용 메모리 액세스 장치
KR940000990A (ko) 버스 처리기를 구비한 멀티프로세서 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091211

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee